在上周舉行的IEEE ISSCC 2026（國際固態(tài)電路會議）上，全球領(lǐng)先的先進半導(dǎo)體技術(shù)研發(fā)中心imec展示了一款7 位 175GS/s 模數(shù)轉(zhuǎn)換器 (ADC)。該芯片不僅擁有創(chuàng)紀錄的極小尺寸（250 x 250μm2）和極低的轉(zhuǎn)換能耗，同時達到業(yè)界頂尖級別的采樣速率。

imec 的這一成果滿足了 AI 及云驅(qū)動型數(shù)據(jù)中心日益增長的吞吐量與處理需求，且有效避免了超高采樣率下常見的面積與功耗激增問題。

應(yīng)對數(shù)據(jù)中心的光通信挑戰(zhàn)

在 AI 和云計算應(yīng)用的推動下，數(shù)據(jù)中心的光通信網(wǎng)絡(luò)需要不斷升級，以應(yīng)對持續(xù)攀升的吞吐量需求。然而，當(dāng)采樣率突破100GS/s時，作為光收發(fā)器核心組件的有線 (Wireline) ADC 往往體積激增，導(dǎo)致互連線變長，進而引入寄生效應(yīng)和能量損失。

在 ISSCC 2024 上，imec 曾提出一種突破性的大規(guī)模時間交織斜坡 ADC (Massively Time-Interleaved Slope-ADC)架構(gòu)，其緊湊程度至少是傳統(tǒng)設(shè)計的兩倍，且具備業(yè)界領(lǐng)先的能效。今年，imec 在此基礎(chǔ)上更進一步，推出了這款刷新尺寸紀錄的 ADC，確保在超高采樣率下實現(xiàn)精確的信號轉(zhuǎn)換和寬帶寬。

專利線性化技術(shù)與開關(guān)輸入緩沖器

“這款采用5nm FinFET工藝實現(xiàn)的 7 位 175GS/s ADC，將創(chuàng)紀錄的250 x 250μm2核心面積、低轉(zhuǎn)換能耗（每樣本2.2 pJ）與頂尖采樣速度完美結(jié)合�！眎mec 投資組合總監(jiān) Peter Ossieur 表示，“對于每一平方微米和每一毫瓦功耗都至關(guān)重要的數(shù)字密集型有線互連方案來說，這是一個極具競爭力的解決方案�！�

兩項專利創(chuàng)新功不可沒：

新型線性化方法：通過對斜坡信號進行整形來糾正失真。

開關(guān)輸入緩沖器：高效地為 ADC 的2048 通道時間交織陣列供電，在最小化電負載的同時，實現(xiàn)超高速采樣且不犧牲信號完整性。

邁向并超越300GS/s 里程碑

基于今年 ISSCC 展示的成果，imec 目前正在開發(fā)3nm后續(xù)設(shè)計，并探索14 埃米 (1.4nm)工藝，研究如何利用這些最先進的節(jié)點來實現(xiàn)高性能有線數(shù)據(jù)轉(zhuǎn)換器設(shè)計。

Peter Ossieur 補充道：“imec 在通信應(yīng)用高速集成電路領(lǐng)域擁有長期積淀。我們的核心研究方向之一是光收發(fā)器及其組件，旨在跟上有線系統(tǒng)不斷提升的數(shù)據(jù)速率。在此背景下，我們的 ADC 是通往下一代緊湊、低功耗轉(zhuǎn)換器的關(guān)鍵一步，突破了超高速下基于 SAR 架構(gòu) ADC 的性能極限。我們誠摯邀請合作伙伴——包括開發(fā)有線連接組件的 Fabless（無晶圓廠）公司——加入我們的 ADC 和 DAC 研究計劃，并提供 imec 底層 IP 組合的授權(quán)選項�！�

技術(shù)要點總結(jié)：

• 工藝： 5nm FinFET（正在向 3nm 和 14? 推進）。

• 架構(gòu)： Massively Time-Interleaved Slope-ADC（大規(guī)模時間交織斜坡型）。

• 核心指標：7-bit 分辨率, 175GS/s 采樣率。

• 能效與尺寸：2.2 pJ/sample, 250 x 250μm2（極具優(yōu)勢）。

• 應(yīng)用領(lǐng)域：AI 數(shù)據(jù)中心、光通信收發(fā)器、超高速有線互連。

西門子EDA直播報名(3月11日）