隨著芯片產(chǎn)業(yè)走向“后摩爾定律”時(shí)代，3D集成技術(shù)正悄然成為突破計(jì)算芯片制造架構(gòu)瓶頸的關(guān)鍵選項(xiàng)。

近期，美國斯坦福大學(xué)、卡內(nèi)基梅隆大學(xué)、賓夕法尼亞大學(xué)和麻省理工學(xué)院等機(jī)構(gòu)的工程師合作開發(fā)首款由美國商業(yè)晶圓代工廠量產(chǎn)制造的新型3D計(jì)算芯片架構(gòu)芯片，性能比同類2D芯片提升約四倍、AI工作負(fù)載性能提升12倍。對此，美國斯坦福大學(xué)教授米特拉（Subhasish Mitra）表示，正是3D技術(shù)突破，才能實(shí)現(xiàn)未來 AI 系統(tǒng)所需的1000倍芯片硬件性能提升。

相較于美國市場，國內(nèi)面臨先進(jìn)工藝產(chǎn)能及高端 HBM（高帶寬內(nèi)存）供給受限的客觀產(chǎn)業(yè)條件，以“空間堆疊”為核心的3D可重構(gòu)架構(gòu)，正成為國產(chǎn) AI 芯片突破性能天花板的關(guān)鍵技術(shù)演進(jìn)方向。

在12月20日舉行的“第四屆HiPi Chiplet論壇” 3D IC分論壇上，清微智能聯(lián)合創(chuàng)始人兼首席技術(shù)官歐陽鵬表示，國產(chǎn)高端AI芯片有望在2026年通過3D可重構(gòu)架構(gòu)技術(shù)，實(shí)現(xiàn)對國際主流高端AI芯片的超越。

01.

AI加速

算力芯片亟待

“垂直造樓”

隨著在AI大模型快速迭代、算力需求指數(shù)級攀升的背景下，芯片任務(wù)的復(fù)雜度不斷提升，2.5D單芯片的優(yōu)化已顯得杯水車薪，那么，AI芯片封裝和架構(gòu)層面的兩大核心瓶頸也隨之凸顯：

一是“內(nèi)存墻”問題。數(shù)據(jù)顯示，基于Transformer架構(gòu)的AI模型參數(shù)規(guī)模大約每2年就會增加240倍，計(jì)算過程中需存取大量中間數(shù)據(jù)和權(quán)重，但是單個(gè)GPU的內(nèi)存容量每2年僅能實(shí)現(xiàn)2倍的增長，AI存儲和帶寬增長跟不上模型迭代的速度和要求。

二是芯片面積瓶頸問題。2.5D技術(shù)是單一平面擴(kuò)展，布局布線資源受限，集成密度低，在AI高算力的場景下，芯片面積無法進(jìn)一步壓縮，亟待用三維集成等技術(shù)解決“小型化”瓶頸。

針對諸多行業(yè)挑戰(zhàn)，2024年計(jì)算機(jī)體系結(jié)構(gòu)領(lǐng)域頂會ISCA上，清華大學(xué)集成電路學(xué)院尹首一教授帶領(lǐng)團(tuán)隊(duì)，發(fā)表了題為《Exploiting Similarity Opportunities of Emerging Vision AI Models on Hybrid Bonding Architecture》的論文，首次通過混合鍵合技術(shù)實(shí)現(xiàn)邏輯芯片與DRAM的3D可重構(gòu)，構(gòu)建了具有超高帶寬的三維DRAM存算一體架構(gòu)，從而提升AI芯片算力能效和面積效率。

論文顯示，與最先進(jìn)的2D/2.5D AI加速器相比，新架構(gòu)的平均能效提升2.89倍至14.28倍，面積效率提升2.67倍至7.68倍。引入聚類相似效應(yīng)（Clustering Similarity Effect）優(yōu)化后，能效和面積效率的提升分別為5.69倍-28.13倍，以及3.82倍-10.98倍。

在“第四屆HiPi Chiplet論壇” 3D IC分論壇上，清微智能技術(shù)總監(jiān)梁華岳博士以“三維可重構(gòu)計(jì)算架構(gòu)設(shè)計(jì)實(shí)踐”為題發(fā)表演講。梁華岳表示，可重構(gòu)分布式數(shù)據(jù)流計(jì)算模式與三維集成存儲架構(gòu)天然適配，可充分發(fā)揮三維集成架構(gòu)的效能。與二維集成技術(shù)相比，三維可重構(gòu)計(jì)算架構(gòu)的有效帶寬提升10倍。

中茵微電子（北京）有限公司創(chuàng)始人兼董事長王洪鵬表示，從行業(yè)趨勢來看，隨著模型規(guī)模持續(xù)提升、存儲帶寬需求不斷增加，以及云、邊、端應(yīng)用場景日趨復(fù)雜，3D ASIC將成為AI領(lǐng)域極具價(jià)值的技術(shù)分支。他認(rèn)為，當(dāng)前3D可重構(gòu)架構(gòu)的IP解決方案正逐步豐富，能夠進(jìn)一步幫助客戶節(jié)約成本、縮短設(shè)計(jì)周期，并降低芯片設(shè)計(jì)風(fēng)險(xiǎn)。

上海方宜萬強(qiáng)微電子有限公司CEO陳衛(wèi)榮指出，未來AI大模型算力的增長一定不是單芯片，而是要多芯片、多Chiplet、多卡、多節(jié)點(diǎn)方向。3D Chiplet優(yōu)勢非常明顯，不僅可以降低IP移植成本、降低設(shè)計(jì)成本、降低開發(fā)門檻，還能讓大家專注于功能開發(fā)，并用Die、Chiplet等技術(shù)解耦，讓大家做并行開發(fā)、解耦開發(fā)，減少開發(fā)迭代周期，降低開發(fā)成本。

展望未來，清華大學(xué)集成電路學(xué)院尹首一團(tuán)隊(duì)胡楊老師以“晶圓級芯片計(jì)算架構(gòu)與集成架構(gòu)研究”為題發(fā)表主題演講。胡楊表示，AI大模型催生了存儲容量、存儲帶寬以及多芯片集群協(xié)同等方面的龐大算力需求，給整個(gè)芯片系統(tǒng)的設(shè)計(jì)帶來了一定挑戰(zhàn)。不僅如此，MoE（混合專家）模型還使得多卡之間的互聯(lián)與通信能力成為性能提升的關(guān)鍵瓶頸。基于此，胡楊提出構(gòu)建晶圓級AI芯片和晶圓級計(jì)算機(jī)，從而有效提升算力密度、互聯(lián)效率與通信帶寬。

江西沃格光電集團(tuán)股份有限公司副總裁兼首席戰(zhàn)略官王鳴昕指出，玻璃基線路板在散熱、集成度、可靠性方面優(yōu)于傳統(tǒng)基板，隨著先進(jìn)封裝從2.5D走向3D，基于玻璃基先進(jìn)封裝以及異構(gòu)的多片堆疊技術(shù)能助力大規(guī)模的Chiplet芯片集成，同時(shí)使用玻璃板的面板嵌入技術(shù)能夠優(yōu)化散熱性能，減少熱隔離插入損耗和集成損耗。

中國科學(xué)院微電子研究所研究員金仁喜以“混合鍵合一些表面檢測需求探討”為題發(fā)表主題演講。他表示，混合鍵合基于傳統(tǒng)技術(shù)，通過柔性材料的互聯(lián)方式形成高互聯(lián)密度結(jié)構(gòu)，而這種特殊結(jié)構(gòu)對晶圓表面提出了極高要求。未來，隨著表面顆粒觀測溯源與抑制研究逐步從實(shí)驗(yàn)室走向產(chǎn)業(yè)化，異質(zhì)集成、3D IC 等技術(shù)將成為芯片架構(gòu)層面最理想的發(fā)展方向。

02.

國產(chǎn)AI芯片

“彎道超車”主戰(zhàn)場

3D可重構(gòu)架構(gòu)技術(shù)

不僅是學(xué)術(shù)層面，如今，3D可重構(gòu)架構(gòu)技術(shù)已經(jīng)商業(yè)落地，并有望成為中國AI芯片“彎道超車”的主戰(zhàn)場。

弗若斯特沙利文預(yù)測，到2029年，中國的AI芯片市場規(guī)模將從2024年的1425.37億元激增至13367.92億元，2025年至2029年期間年均復(fù)合增長率為53.7%。

國內(nèi)市場方面，國產(chǎn)AI芯片有望在2026年采用3D可重構(gòu)新架構(gòu)。作為源自清華大學(xué)的全球可重構(gòu)架構(gòu)計(jì)算領(lǐng)導(dǎo)者，清微智能在3D可重構(gòu)AI架構(gòu)技術(shù)方面布局較早，有充足專利儲備，并且正加速整合國內(nèi)相關(guān)產(chǎn)業(yè)鏈。

早在2019年，清微智能和清華大學(xué)團(tuán)隊(duì)就開展了3D可重構(gòu)AI架構(gòu)相關(guān)研究，自2023年1月開始，清微智能在中美進(jìn)行3D芯片相關(guān)的大量專利布局。另外在產(chǎn)業(yè)層面，清微智能正在與清華大學(xué)、智源研究院、智譜等上下游產(chǎn)業(yè)鏈機(jī)構(gòu)共同構(gòu)建國產(chǎn)AI生態(tài)。

憑借自研可重構(gòu)計(jì)算芯片技術(shù)，截至今年12月，清微智能的可重構(gòu)芯片累計(jì)出貨量已超3000萬顆，2025年其算力卡訂單累計(jì)超3萬張，在全國十余座千卡規(guī)模智算中心實(shí)現(xiàn)規(guī)?；涞亍＝刂?025年上半年，清微智能AI加速卡出貨量位居國產(chǎn)商用類企業(yè)第一梯隊(duì)。

此外，清微智能的新一代基于3D可重構(gòu)架構(gòu)技術(shù)的云端算力產(chǎn)品，計(jì)劃2026年推出，將全面對標(biāo)國際主流的高端AI芯片。

—— 芯榜 ——