PCB阻抗與基材介電常數(shù)大致成反比，在疊層、線寬、介質(zhì)厚度都不變的前提下，介電常數(shù)越高，阻抗越小；介電常數(shù)越低，阻抗越大。對(duì)常見 microstrip/stripline 結(jié)構(gòu)，在相同線寬和介質(zhì)厚度下，特性阻抗會(huì)明顯升高，需要加寬線寬或減小介質(zhì)厚度來(lái)拉回目標(biāo)值。

工程上，如果只把εr從 4.3 調(diào)到 3.8 這一類“小變化”，阻抗通常會(huì)偏幾歐姆到十歐姆量級(jí)，已經(jīng)足以造成高速/高頻鏈路不達(dá)標(biāo)，所以阻抗計(jì)算時(shí)必須使用板廠給出的實(shí)測(cè) Dk（分頻段）數(shù)據(jù)，而不是“名義值”。作為國(guó)內(nèi)領(lǐng)先的PCB測(cè)量?jī)x器、智能檢測(cè)設(shè)備等專業(yè)解決方案供應(yīng)商，班通科技自研推出了PCB專用TDR阻抗測(cè)試儀Bamtone H系列，最高帶寬高達(dá)20GHz，為廣大PCB制造商在生產(chǎn)、設(shè)計(jì)過(guò)程中提供高效設(shè)備支持。

TDR阻抗測(cè)試儀Bamtone H200B系列

不同基材之間的差異？

通用 FR-4 在 1 GHz 左右的εr約 4.2–4.8，高速專用 FR-4 或混合樹脂體系可以做到約 3.3–3.9，PTFE、低 Dk 復(fù)合材料可以進(jìn)一步降到 2.x–3.x；在同樣結(jié)構(gòu)下，這些差異會(huì)帶來(lái)幾十個(gè)百分點(diǎn)的阻抗變化，需要配套不同線寬/介質(zhì)厚度設(shè)計(jì)一整套阻抗庫(kù)。陶瓷基板（如氧化鋁、氮化鋁）介電常數(shù)可達(dá)約 9–10，同樣線寬和介質(zhì)厚度下，阻抗會(huì)顯著低于 FR-4，需要明顯減小介電厚度或大幅減小線寬才能達(dá)到同樣阻抗，因此高 Dk 材料常用于需要低阻抗、小型化或特殊熱性能的場(chǎng)景。

對(duì)高速信號(hào)的工程影響有哪些？

介電常數(shù)越高，傳播速度越慢、延遲越大，同時(shí)介質(zhì)損耗往往也偏高，在長(zhǎng)鏈路和高數(shù)據(jù)率下會(huì)加重碼間串?dāng)_和眼圖閉合，因此高速板材通常選擇低且穩(wěn)定的介電常數(shù)，并在阻抗、損耗、成本之間折中。由于 Dk 對(duì)頻率、溫度和含水率敏感，同一種材料在不同頻點(diǎn)、不同環(huán)境下的“等效阻抗”也會(huì)輕微變化，所以做 10G、25G 及以上速率時(shí)，往往會(huì)限定材料的 Dk 公差和 Df（損耗角正切），并把這些參數(shù)帶入仿真和阻抗計(jì)算，而不僅僅依賴名義 50 Ω 設(shè)計(jì)值。