imec發(fā)布3D HBM-on-GPU熱學研究 破解AI算力架構散熱難題

在日前舉辦的 2025 年 IEEE 國際電子器件會議（IEDM）上，比利時微電子研究中心（imec）發(fā)布了全球首項針對 3D 高帶寬內存（HBM）與圖形處理器（GPU）堆疊組件（HBM-on-GPU）的系統(tǒng)技術協同優(yōu)化（STCO）熱學研究成果。該類堆疊組件被視為支撐下一代人工智能應用的核心運算架構。

imec 指出，通過整合底層技術與系統(tǒng)級調節(jié)策略，可將 AI 訓練負載下 GPU 的峰值溫度從 140.7°C 降至 70.8°C，這一溫控表現已與當前主流的 2.5D 集成技術持平。此項研究充分驗證了跨層級協同優(yōu)化 —— 即在不同技術抽象層實現協同調控 —— 結合全方位技術積累的獨特優(yōu)勢，而這正是 imec 的核心競爭力所在。

從技術架構來看，直接在 GPU 上方集成 HBM 堆疊，是構建新一代算力架構以滿足數據密集型 AI 負載需求的極具吸引力的方案。相較于傳統(tǒng) 2.5D 集成技術（將 HBM 堆疊置于硅中介層上，緊鄰單顆或兩顆 GPU），3D HBM-on-GPU 堆疊組件可大幅提升運算密度（單封裝可容納四顆 GPU），同時顯著增加單顆 GPU 的內存容量與內存帶寬。不過，這種高密度 3D 集成方案也面臨嚴峻的散熱挑戰(zhàn)，更高的局部功率密度與垂直方向熱阻，極易引發(fā)芯片過熱問題。

為此，imec 在 2025 年 IEDM 上發(fā)布了業(yè)內首份針對 3D HBM 與 GPU 堆疊組件的全維度熱仿真研究報告。該研究不僅精準定位了架構中的散熱瓶頸，還提出了一系列提升該架構散熱可行性的優(yōu)化策略。實驗數據顯示，通過技術與系統(tǒng)級熱調節(jié)手段的協同應用，AI 訓練負載下 GPU 的峰值溫度可從 141.7°C 降至 70.8°C。

據 imec 披露，本次研究采用的模型基于特定硬件配置：四顆 HBM 堆疊（每顆堆疊包含 12 顆異質集成 DRAM 晶粒）通過凸點直接鍵合在 GPU 上方，散熱裝置則部署于 HBM 堆疊頂部。研究團隊基于產業(yè)級功率曲線繪制功率分布圖，以此識別芯片局部熱點，并與 2.5D 集成方案的基準數據進行對比。測試結果顯示，在未采用任何熱調節(jié)策略的情況下，3D 堆疊模型的 GPU 峰值溫度達到 141.7°C，遠超 GPU 與 HBM 的正常工作溫度閾值；而在相同散熱條件下，2.5D 集成基準方案的峰值溫度僅為 69.1°C，處于穩(wěn)定運行區(qū)間?；谏鲜鰯祿琲mec 進一步評估了技術與系統(tǒng)級熱調節(jié)策略的協同優(yōu)化效果，其中系統(tǒng)級策略涵蓋 HBM 堆疊合并、硅基散熱結構優(yōu)化、雙面散熱設計及 GPU 頻率調節(jié)等多項舉措。

imec 系統(tǒng)技術協同優(yōu)化（STCO）研究項目負責人詹姆斯?邁爾斯（James Myers）表示，將 GPU 核心頻率降低 50%，可使芯片峰值溫度從 120°C 降至 100°C 以下，滿足內存穩(wěn)定運行的溫度要求。盡管這一操作會使 AI 訓練負載增加 28%，導致訓練速度有所放緩，但得益于 3D 架構帶來的高通量密度優(yōu)勢，整體封裝的綜合性能仍優(yōu)于 2.5D 基準方案。目前，研究團隊正基于該方法，探索 GPU 與 HBM 倒裝堆疊（GPU 置于 HBM 上方）等更多架構形態(tài)，以預判未來可能面臨的熱學限制。

imec 邏輯芯片技術研發(fā)副總裁朱利安?里克特（Julien Ryckaert）強調，此次研究成果，首次驗證了 imec 跨技術協同優(yōu)化（XTCO）項目在打造高散熱穩(wěn)定性算力系統(tǒng)方面的技術實力。XTCO 項目于 2025 年正式啟動，旨在推動 imec 的技術研發(fā)路線與業(yè)界關鍵系統(tǒng)升級需求高效對接，其核心圍繞四大系統(tǒng)級支柱展開：運算密度、供電效率、散熱性能、內存密度與帶寬。

朱利安?里克特還指出，imec 將系統(tǒng)技術協同優(yōu)化（STCO）與設計技術協同優(yōu)化（DTCO）的理念深度融合，并結合自身深厚的技術積淀，形成了獨特的技術整合能力，這一能力在應對算力系統(tǒng)需求的持續(xù)增長與多元化挑戰(zhàn)中具有極高價值。他同時發(fā)出倡議，邀請半導體生態(tài)圈內的各方企業(yè)，包括無晶圓廠設計公司與系統(tǒng)廠商，加入 imec 的跨技術協同優(yōu)化項目，攜手攻克算力系統(tǒng)升級過程中的關鍵技術瓶頸。

50份好禮！