2024年，單顆AI加速器的片內(nèi)數(shù)據(jù)吞吐量已突破100TB/s。這個(gè)數(shù)字相當(dāng)于每秒傳輸25部4K電影，而三年前這個(gè)數(shù)字還不到30TB/s。

數(shù)據(jù)暴漲正在重塑芯片設(shè)計(jì)的底層邏輯。片上網(wǎng)絡(luò)（NoC，Network on Chip）——這個(gè)連接CPU、GPU、NPU和內(nèi)存的"數(shù)據(jù)高速公路系統(tǒng)"——正從幕后配角變成決定芯片成敗的關(guān)鍵變量。

freeway 困境：當(dāng)數(shù)據(jù)洪流遇上十字路口

把今天的片上網(wǎng)絡(luò)想象成一座超級(jí)城市的交通系統(tǒng)。不是簡(jiǎn)單的十字路口，而是多層立交橋、潮汐車道、智能信號(hào)燈的組合體。數(shù)據(jù)是車輛，處理器和內(nèi)存是目的地。

問(wèn)題是，車流量在三年里翻了不止三倍，而道路擴(kuò)建的速度遠(yuǎn)遠(yuǎn)跟不上。

「這個(gè)領(lǐng)域在快速增長(zhǎng)，因?yàn)槲覀冇写罅繑?shù)據(jù)，」Synopsys接口IP產(chǎn)品管理總監(jiān)Priyank Shukla說(shuō)，「這催生了新技術(shù)，用于將數(shù)據(jù)接入和接出加速器并送往內(nèi)存，正在推動(dòng)我們領(lǐng)域的創(chuàng)新。」

實(shí)時(shí)AI分析是壓力的主要來(lái)源。模型推理需要處理器和內(nèi)存之間持續(xù)、高頻的數(shù)據(jù)交換，任何延遲都會(huì)直接轉(zhuǎn)化為算力浪費(fèi)。傳統(tǒng)架構(gòu)下，數(shù)據(jù)搬運(yùn)的能耗已經(jīng)占到AI芯片總功耗的60%以上。

ChipAgents CEO William Wang列出的難題清單很長(zhǎng)：可擴(kuò)展性、擁塞管理、流量公平性、延遲可預(yù)測(cè)性，以及在日益異構(gòu)的IP模塊之間實(shí)現(xiàn)時(shí)序收斂。

這些挑戰(zhàn)不是孤立存在的。它們像一團(tuán)纏繞的線，拉動(dòng)任何一根都會(huì)影響全局。

拓?fù)溥M(jìn)化：從簡(jiǎn)單環(huán)路到自適應(yīng)網(wǎng)格

早期的NoC設(shè)計(jì)相對(duì)簡(jiǎn)單。環(huán)形總線、交叉開(kāi)關(guān)（crossbar）就能滿足需求。一個(gè)CPU核心、一個(gè)GPU、幾組內(nèi)存控制器，數(shù)據(jù)流向清晰可預(yù)測(cè)。

現(xiàn)在的AI芯片完全是另一回事。Arteris產(chǎn)品管理和營(yíng)銷副總裁Andy Nightingale描述了一個(gè)典型場(chǎng)景：「當(dāng)SoC擴(kuò)展到數(shù)百甚至數(shù)千個(gè)端點(diǎn)時(shí)，你不再只是連接模塊。你是在嚴(yán)格的功耗、延遲和版圖約束下，管理一個(gè)活的交通系統(tǒng)?！?/p>

布線擁塞、時(shí)序收斂、性能表現(xiàn)，這三者與拓?fù)浣Y(jié)構(gòu)和物理 placement 不可分割。緩存一致性、流量順序直接影響服務(wù)質(zhì)量（QoS）和最壞情況延遲。異構(gòu)集成——CPU、GPU、NPU、加速器和芯粒（chiplet）的混合——成倍增加了時(shí)鐘域、電源域和協(xié)議域的復(fù)雜度。

AI設(shè)計(jì)加劇了部分挑戰(zhàn)。Nightingale指出：「結(jié)構(gòu)必須吸收突發(fā)性的高扇入流量，而不會(huì)陷入隊(duì)頭阻塞或病態(tài)擁塞?！?/p>

這正是現(xiàn)代NoC超越簡(jiǎn)單交叉開(kāi)關(guān)或環(huán)形結(jié)構(gòu)的原因。設(shè)計(jì)團(tuán)隊(duì)開(kāi)始采用自適應(yīng)網(wǎng)格拓?fù)?，讓?shù)據(jù)包根據(jù)實(shí)時(shí)流量狀況動(dòng)態(tài)選擇路徑，而非固定路由。

Baya Systems首席解決方案架構(gòu)師Kent Orthner提到了一個(gè)關(guān)鍵權(quán)衡：「如果你增加布線層密度，能獲得更好的性能，但物理設(shè)計(jì)會(huì)更困難?！?/p>

他的判斷是，異構(gòu)性本身可能是破局點(diǎn)——不是作為問(wèn)題，而是作為解決方案。

多芯片時(shí)代：從片內(nèi)到片間的跳躍

當(dāng)單芯片的物理極限逼近，行業(yè)轉(zhuǎn)向多芯片系統(tǒng)（multi-die）和芯粒架構(gòu)。這帶來(lái)了新的連接需求：芯粒間互連（inter-die fabric）。

片內(nèi)NoC和片間fabric的設(shè)計(jì)哲學(xué)有本質(zhì)差異。前者追求極致的帶寬密度和納秒級(jí)延遲，后者需要在功耗、成本和物理距離之間尋找平衡。Universal Chiplet Interconnect Express（UCIe）等標(biāo)準(zhǔn)正在成型，但生態(tài)成熟度遠(yuǎn)不及片內(nèi)互連。

一個(gè)被低估的細(xì)節(jié)是：多芯片系統(tǒng)的數(shù)據(jù)流規(guī)劃必須前置到架構(gòu)設(shè)計(jì)早期。等到IP模塊確定后再"拼接"互連方案，會(huì)導(dǎo)致無(wú)法挽回的性能損失。

Nightingale強(qiáng)調(diào)：「結(jié)構(gòu)必須被設(shè)計(jì)為可擴(kuò)展的系統(tǒng)，而不是在真正的IP完成后才被當(dāng)作粘合邏輯對(duì)待?！?/p>

這句話指向一個(gè)行業(yè)通病。過(guò)去，NoC常被視為"基礎(chǔ)設(shè)施"，由后端團(tuán)隊(duì)在后期實(shí)現(xiàn)?，F(xiàn)在，它需要在規(guī)格定義階段就與計(jì)算架構(gòu)、內(nèi)存層次結(jié)構(gòu)同步設(shè)計(jì)。

工具鏈也在進(jìn)化。Synopsys、Cadence、Siemens EDA都在強(qiáng)化NoC建模和仿真能力，讓架構(gòu)師在RTL編碼前就能評(píng)估不同拓?fù)涞牧髁勘憩F(xiàn)。這種"左移"趨勢(shì)與軟件領(lǐng)域的DevOps變革異曲同工。

誰(shuí)在為數(shù)據(jù)搬運(yùn)買單？

成本結(jié)構(gòu)正在變化。先進(jìn)制程的晶體管成本下降放緩，但數(shù)據(jù)搬運(yùn)的能耗成本持續(xù)上升。在3nm節(jié)點(diǎn)，移動(dòng)1比特?cái)?shù)據(jù)跨越整個(gè)芯片的能耗，可能已經(jīng)高于在該比特上執(zhí)行一次簡(jiǎn)單計(jì)算。

這解釋了為什么近存計(jì)算（near-memory computing）和存內(nèi)計(jì)算（in-memory computing）獲得關(guān)注。與其把數(shù)據(jù)搬到處理器，不如把處理邏輯搬到數(shù)據(jù)旁邊。

但架構(gòu)的徹底重構(gòu)需要時(shí)間。未來(lái)5-7年，NoC和互連fabric的優(yōu)化仍是主流路徑。自適應(yīng)路由、分層拓?fù)?、功耗感知調(diào)度——這些技術(shù)組合起來(lái)，目標(biāo)是把數(shù)據(jù)搬運(yùn)的能耗占比從60%降到40%以下。

一個(gè)值得追蹤的信號(hào)是：頭部云廠商的自研芯片團(tuán)隊(duì)正在加大NoC架構(gòu)師的招聘力度。這不是邊緣崗位，而是與微架構(gòu)師、編譯器工程師并列的核心角色。

當(dāng)數(shù)據(jù)洪流繼續(xù)膨脹，芯片設(shè)計(jì)的競(jìng)爭(zhēng)焦點(diǎn)正在從"算得多快"轉(zhuǎn)向"搬得多聰明"。下一個(gè)瓶頸，可能不是晶體管密度，而是架構(gòu)師想象數(shù)據(jù)流動(dòng)的能力。

你的芯片里，數(shù)據(jù)今天走了多少冤枉路？