近期，香港大學博士生洪海橋與所在團隊首次提出了一種基于憶阻器的自適應模數轉換器（ADC，analog-to-digital converters），旨在從電路-架構層面解決存算一體（CIM，Compute-in-memory）AI 芯片的核心瓶頸。

它具有自適應特性，就像一把能根據信號數據分布動態(tài)調整刻度的“智能尺子”，不僅測得更準和更快，還更省電。

值得關注的是，AI 芯片的發(fā)熱和費電的問題有望得到改善——相比于傳統(tǒng) ADC 設計，該憶阻器 ADC 在特定場景下能大幅降低信號轉換能耗。集成這種 ADC 后，存算一體系統(tǒng)的總能耗和總面積開銷可分別降低 57.2% 和 30.7%。

總體來說，這種設計在系統(tǒng)能耗和面積方面都實現(xiàn)了顯著改善，在存算一體系統(tǒng)的大規(guī)模部署方面展現(xiàn)出潛力。需要了解的是，這項技術并不是要替換 GPU，而是補足 GPU 無法高效覆蓋的嚴苛功耗邊緣場景。

其為邊緣端的模型部署提供了極致能效的硬件基礎，讓神經網絡在邊緣計算終端也能高效運行，從而高效支持檢測、識別、分析和預測等任務。這些設備大多依靠電池供電，無法承受云端服務器的高功耗、高延遲。

得益于其與存算一體架構的原生融合特性，該技術有望在智能穿戴、移動終端及自動駕駛等對功耗敏感的邊緣場景中發(fā)揮關鍵作用，在實現(xiàn)復雜實時任務（如心率異常分析、計算攝影、障礙物識別）的同時，顯著延長設備續(xù)航，而無需將大量原始數據上傳云端。

用創(chuàng)新設計，能翻過 ADC 面積功耗這座“大山”嗎？

當 AI 模型規(guī)模持續(xù)膨脹，終端設備對低延遲和低功耗的需求達到極限時，傳統(tǒng)馮·諾依曼架構的“存儲墻”和“功耗墻”局限性會愈發(fā)突出。在存儲容量、數據搬運延遲成為核心瓶頸的場景下，存算一體技術因能夠高效執(zhí)行向量-矩陣乘法操作，被認為是突破馮·諾依曼瓶頸的關鍵方法。

但它受限于模擬信號到數字信號轉換，即由于計算結果是模擬信號，而芯片上的其他部分（比如非線性激活函數、池化操作或與下一層計算單元之間的傳輸電路）幾乎都是數字電路。因此，必須在計算結果出來后，用 ADC 將其轉換回數字信號（如下圖 b 所示）。

（來源：Nature Communications）

存算一體的核心計算單元——憶阻器存算一體陣列在芯片版圖上密度極高，而其外圍電路往往占較大面積、耗大量電能，進而削弱了存算一體中模擬計算帶來的優(yōu)勢。

長期以來，ADC 的開銷是影響憶阻器芯片能效的關鍵瓶頸之一。盡管在學術界有很多優(yōu)秀的工作陸續(xù)提出過解決方案，但由于復雜度和帶來的相關問題，在 AI 硬件這一場景下，要實現(xiàn)可拓展抗噪聲保證計算精度，就必須翻越 ADC 面積功耗過大這座“大山”。

為解決上述問題，研究團隊另辟蹊徑——在基于憶阻器的存算一體系統(tǒng)中，直接利用憶阻器本身來設計 ADC。這種設計巧妙地利用了憶阻器的可編程模擬特性，直接解決了傳統(tǒng)設計中靈活性與硬件開銷難以兼得的矛盾：

首先，它摒棄了傳統(tǒng)方案中為了實現(xiàn)“自適應”而引入的龐大冗余。傳統(tǒng)的 CMOS ADC 如果想要調整量化刻度（自適應），往往需要切換龐大的電容陣列，并配合復雜的數字控制邏輯電路來調整參考電壓，這會導致面積和功耗劇增。而該團隊的設計利用憶阻器的可編程性直接定義量化邊界，僅需通過電壓脈沖調節(jié)阻值即可完成配置，不再需要電容陣列和額外的數字邏輯。

其次，它在極簡的架構下實現(xiàn)了極致的能效。得益于憶阻器緊湊的物理結構，該設計無需使用傳統(tǒng) ADC 中復雜的運算放大器和多級比較器電路，從而極大地削減了硬件開銷。正是這種硬件原生的自適應設計，讓該 ADC 在保證精度的同時，實現(xiàn)了面積與功耗的雙重突破。

（來源：Nature Communications）

洪海橋對 DeepTech 解釋說道：“我們的 ADC 由一系列量化單元（Q-cell）組成，每個量化單元中有兩個憶阻器，它們配合充放電電路構成了一個可編程的電壓比較器。這種設計利用憶阻器的模擬特性直接表示量化邊界，當神經網絡的部署需要一套新的量化邊界時，只需重寫這些憶阻器的電導值即可。這種設計極大地簡化了自適應 ADC 所需的電路，從而結合憶阻器器件實現(xiàn)了能效和面積的巨大優(yōu)勢?！?/p>

提升存算一體技術的能效和精度

除了電路設計的創(chuàng)新，器件本身的優(yōu)異特性也是走向產業(yè)化的基石。在研究實驗中，研究團隊制備的 8×8 憶阻器陣列展現(xiàn)出了極高的一致性，器件間電導狀態(tài)的標準差僅為 2.73 μS，證明了該工藝的成熟度與魯棒性。

更關鍵的是，該技術充分利用了憶阻器的非易失性優(yōu)勢。與需要持續(xù)供電刷新數據的傳統(tǒng)存儲器不同，憶阻器一旦寫入數據，斷電后仍能長久保持。

這意味著在實際應用中，ADC 的量化配置只需要寫入一次，就可以在極低功耗下長期穩(wěn)定運行，無需頻繁的擦寫操作。這種“一次配置，長久使用”的特性，對于電池容量受限的邊緣 AI 設備而言至關重要。

（來源：Nature Communications）

不僅如此，更值得關注的是，該團隊提出的超分辨率方法可在一定誤差下高精度工作?！拔覀兎催^來利用器件之間不可避免的微小差異，讓這些‘壞’的誤差變成‘好’的資源，提升了系統(tǒng)的有效精度?！焙楹蛘f。

（來源：Nature Communications）

該團隊建模了多個精度的自適應 ADC，并且考慮了真實的憶阻器器件漲落（Variation），在 VGG8 網絡和 CIFAR-10 數據集上實現(xiàn)了 89.55% 的準確率。洪海橋指出，這個數字的真正意義在于非常接近理想的算法結果（90.2%），并且遠超同等比特數下的均勻量化 ADC。證明了該 ADC 在實際、非理想的硬件條件下，仍然能支持高精度的神經網絡推理。

（來源：Nature Communications）

這種 ADC 在硬件效率方面也實現(xiàn)了顯著提升。根據估算，相較于當前在 ISSCC/VLSI 發(fā)表的同類最優(yōu) ADC，功耗最低壓縮了 15 倍、面積縮小近 13 倍。具體而言，其在 5 比特精度下的能量消耗僅為 12.58 飛焦耳/次轉換，而芯片面積僅 24.29 平方微米。

（來源：Nature Communications）

基于憶阻器的自適應 ADC 與存算一體架構深度融合，共同構建了超越傳統(tǒng)數字計算的全新優(yōu)勢：

·計算架構：GPU、TPU 是高度優(yōu)化的數字計算架構，仍基于馮·諾依曼體系，計算與存儲（SRAM/DRAM）分離，依賴高帶寬與復雜數字邏輯并行計算，具有高精度、高通用性與成熟生態(tài)的優(yōu)勢，但在能效比上往往不盡如人意。

·計算原理：該技術采用模擬域存算一體架構，直接利用物理定律在憶阻器陣列中完成模擬計算，是數據驅動、神經形態(tài)的計算范式，并且能效極高。

·數據特性：憶阻器為非易失性存儲器，斷電后 AI 模型權重仍可保留，這與依賴 SRAM/DRAM 的數字芯片不同，因而在待機功耗與即時喚醒方面具備天然優(yōu)勢，尤其適合邊緣設備。

·核心瓶頸：該研究中的 ADC 解決的是存算一體架構內的模數轉換瓶頸，攻克其關鍵問題。

該工作目前處于關鍵器件和電路的原型驗證階段。面向落地應用，未來研究還需要解決一系列復雜挑戰(zhàn)：

首先，完整的芯片集成和流片驗證。最關鍵的方向是從高效的 ADC 模塊發(fā)展為一個完整的系統(tǒng)，即與憶阻器計算陣列、數字控制模塊、激活函數電路等集成在同一塊硅片上，并在流片過程中評估和優(yōu)化整個系統(tǒng)的實際能效和魯棒性。

其次，拓展自適應算法與硬件的協(xié)同設計。這種 ADC 是可編程的，研究團隊希望繼續(xù)探索更智能的片上學習算法，讓 ADC 能夠實時地、自主地根據數據流動態(tài)調整自己的量化邊界，而不僅是加載預設值。

有望發(fā)展成下一代計算架構中的重要組成部分

據了解，該研究歷時約兩年，為證明研究是關鍵的系統(tǒng)級瓶頸以及是有潛力推動該技術前進的全新范式，研究人員做了大量的實驗驗證、電路版圖和電壓魯棒性分析等工作，使研究更加完善和嚴謹。

工作最終得到了審稿人的一致認可，其中一位審稿人對該研究評價稱：“該研究所致力解決的問題至關重要。通過采用基于憶阻器的 ADC 方案來顯著降低向量-矩陣乘法運算前后的 DAC 和 ADC 能耗，對于推動存算一體技術的（商業(yè)化）落地與發(fā)展極其重要，我甚至認為是決定性的。”

回憶研究過程，洪海橋表示：“一個激動的時刻是，當我們意識到在憶阻器計算系統(tǒng)中使用憶阻器構建一個 ADC 是可行的，同時這能夠很好地解決 ADC 在存算一體中的困境。并且，作為一個新方向的成果被頂級期刊認可和接收，這是科學研究中一種純粹的快樂?！?/p>

近日，相關論文以《基于憶阻器的自適應模數轉換實現(xiàn)高效精準的存算一體計算》（Memristor-based adaptive analog-to-digital conversion for efficient and accurate compute-in-memory）為題發(fā)表在 Nature Communications[1]。香港大學博士生洪海橋是第一作者，劉正午博士、李燦教授和黃毅（Ngai Wong）教授擔任共同通訊作者。

圖丨相關論文（來源：Nature Communications）

目前以 GPU/TPU 為代表的數字加速器生態(tài)依然強勁，但其物理定律的限制客觀存在。CIM 正在從器件探索階段，快速走向系統(tǒng)集成和優(yōu)化階段。

從行業(yè)發(fā)展來看，現(xiàn)有的移動端芯片通過堆疊更多的計算與存儲單元，已初步實現(xiàn)了在手機等邊緣設備上運行輕量級大模型，正逐步實現(xiàn)過去被認為不可能的能力。但在電池供電受限的場景下，隨著模型復雜度的進一步提升，對能效的要求將愈發(fā)嚴苛，這正是存算一體技術未來的機遇所在。

“盡管存算一體短期內不會成為通用的首選方案，但它是一個值得長期投入和積累的方向。我相信，其最終可發(fā)展為下一代計算架構中不可或缺的重要組成部分?！焙楹虮硎?。

參考資料：

1.https://www.nature.com/articles/s41467-025-65233-w

運營/排版：何晨龍