信息技術快速發(fā)展，全球?qū)λ懔Φ男枨笈c日俱增。從 AI 到大數(shù)據(jù)分析，再到物聯(lián)網(wǎng)、自動駕駛，幾乎各個領域的進步都離不開強大的算力支持。

然而，當前傳統(tǒng)芯片制造工藝逐漸接近物理極限，嚴重制約了算力的提升空間。面對這一挑戰(zhàn)，開發(fā)晶圓級芯片成為了一個備受關注的解決方案。

晶圓級芯片通過構建整片晶圓規(guī)模的大規(guī)模集成電路，打破了傳統(tǒng)芯片設計中由光刻口徑施加的面積墻限制，對比等效的算力集群，能夠顯著提高系統(tǒng)集成度，減少互連延遲和功耗。

“未經(jīng)切割的晶圓上電路單元可以更緊密地排列，形成帶寬更高、延時更短的互連結構，大幅加速數(shù)據(jù)傳輸。晶圓級芯片可以說是目前為止算力節(jié)點集成密度最高的一種形態(tài)。我們測算，其單機柜算力密度能夠達到現(xiàn)有 GPU 方案的 200 倍以上?！鼻迦A大學集成電路學院胡楊教授告訴「問芯」。

圖｜清華大學集成電路學院副教授胡楊（來源：受訪者）

胡楊于 2017 年在美國佛羅里達大學電子與計算機工程系獲博士學位，之前分別在天津大學和清華大學獲得本科和碩士學位。博士畢業(yè)后他加入德克薩斯大學達拉斯分校擔任電子與計算機工程系助理教授，獲得 NSF CAREER AWARD?，F(xiàn)在他是清華大學集成電路學院副教授、博士生導師，擔任科技創(chuàng)新 2030“新一代人工智能”重大項目負責人。

截至目前，他已發(fā)表學術論文 90 余篇，其中在 ISSCC、JSSC、ISCA、HPCA、MICRO、ASPLOS 發(fā)表一作及通訊作者論文 20 余篇，現(xiàn)階段的研究方向主要圍繞晶圓級 AI 芯片體系架構、集成架構、編譯工具鏈以及集群系統(tǒng)等。

“晶圓級芯片擁有更高單位體積晶體管密度與算力”

常規(guī)芯片生產(chǎn)流程中，一個晶圓在光刻后被切割成許多小裸片（Die）并單獨進行封裝，每片裸片都單獨封裝為一顆完整的芯片。

而晶圓級芯片，顧名思義，通過制造一塊不進行切割的晶圓級互連基板，再將設計好的常規(guī)裸片在晶圓基板上進行集成與封裝，從而獲得一整塊巨大的芯片。對比傳統(tǒng)芯片構成的計算集群，晶圓級計算系統(tǒng)通過先進集成技術獲得了芯片級的互連能力。

“晶圓級芯片本質(zhì)上也是采用 Chiplet 方法進行設計，相當于把傳統(tǒng) Chiplet 的中介層基板放大到了晶圓尺寸，然后在晶圓上集成計算與存儲 Die 等，這就形成了一個晶圓級芯片?！焙鷹罱榻B說，“但是尺寸的變化會帶來一系列計算范式、系統(tǒng)形態(tài)、設計方法學角度的變革，從而使晶圓級芯片不僅僅是一個簡單的 Chiplet 產(chǎn)品?！彼赋?。

談及開發(fā)晶圓級芯片的初衷，他表示，“想要提升集群算力以及集群線性度，需要提升單個節(jié)點的算力，但從傳統(tǒng)路線上來看，提升單個節(jié)點算力只能依靠先進工藝。如何繞開先進工藝來提升算力？以晶圓級芯片為代表的系統(tǒng)級重構就是一種解決方案。”

“國內(nèi)在先進封裝領域的布局相對較早，能用來進行晶圓級集成的封裝技術儲備也較為充裕。在研發(fā)前期我們與產(chǎn)業(yè)鏈進行了很多接觸，發(fā)現(xiàn)基礎的‘單點技術’都有較好的儲備，只需要把這些單點技術串聯(lián)起來，進行打通適配，那就可以基于國內(nèi)的產(chǎn)業(yè)鏈基礎進行晶圓級集成?！焙鷹钫f道，“借助晶圓級芯片有望解決當前面臨的算力瓶頸，尤其是在先進工藝遭遇封鎖的背景下，能夠提供一個算力持續(xù)有效提升的途徑。此外由于晶圓級芯片的晶粒芯片完全基于成熟的數(shù)字計算范式，對比其他新型計算形態(tài)，在軟件編程、應用生態(tài)上具有天生優(yōu)勢，有望盡早投入大規(guī)模部署與應用。這是我們投身這個領域的初衷?！彼a充說。

圖｜晶圓級芯片樣機開發(fā)流程示意（來源：受訪者）

對比傳統(tǒng)芯片及其組成的算力集群，晶圓級芯片能夠在單位空間內(nèi)集成更多單元電路，具有更高的晶體管密度與算力。同時，未經(jīng)切割的晶圓上的電路單元與金屬互連排列更緊密，從而形成帶寬更高、延時更短的互連結構，相當于通過高性能互連與高密度集成構建了更大的算力節(jié)點，在構建算力集群時，能夠有效提升集群的運作效率。相同算力下，由晶圓級芯片構建的算力集群占地面積對比 GPU 集群能夠縮小 10-20 倍以上，功耗可降低 30% 以上。

在相同工藝情況下，一般來說，芯片的面積越大、晶體管密度越高，其發(fā)熱就越嚴重。針對這種尺寸巨大、晶體管密度極高的晶圓級芯片的散熱問題，胡楊表示，“其整體發(fā)熱量要看集成的計算 Die 的數(shù)量及功耗。比如，在一個晶圓上集成有 30 顆計算 Die，這種規(guī)模的發(fā)熱量級采用常規(guī)液冷板散熱方式即可應對。”

“現(xiàn)階段的一種解決方案是，芯片上表面采用液冷板，下表面也基于液冷框架，采用異形結構使能之與發(fā)熱單元更好的貼合。但若后期集成數(shù)量更多或是采用能耗更高的計算 Die，那就需要借助其他散熱方式，比如相變液冷技術等?！彼f道。

目前，半導體芯片行業(yè)圍繞散熱的研究大部分都是面向“微觀散熱”，即在單顆芯片的尺度上解決散熱問題?！叭欢覀冮_發(fā)的大尺寸晶圓級芯片包括多個發(fā)熱點，屬于‘系統(tǒng)級散熱’的范疇?！焙鷹钪赋觯靶酒媳砻媸呛诵陌l(fā)熱區(qū)，芯片背部供電系統(tǒng)也會聚集大量的熱，如何從系統(tǒng)角度把上、下表面的熱量都散出去，這是需要攻克的難題，而這需要跨行業(yè)聯(lián)合相關熱設計領域的研究人員一起進行攻關?！彼a充說。

除此之外，晶圓級芯片的制造也面臨一系列挑戰(zhàn)，比如良率問題，這會導致晶圓級芯片初期的成本較高。在胡楊看來，“這屬于工程與產(chǎn)業(yè)化問題。對此，需要有長期投入構建起產(chǎn)業(yè)鏈條，將產(chǎn)品從 0 到 1 開發(fā)出來，接下來就需要想辦法讓產(chǎn)業(yè)鏈條上下游之間的工藝進行兼容，提升制造過程中各個環(huán)節(jié)的良率，最終構建起一套成熟的產(chǎn)業(yè)體系。如此一來，前期的 NRE 就分攤到后期的產(chǎn)品中，提升晶圓級芯片的商業(yè)可行性。此外，為了進一步提升晶圓級系統(tǒng)的可用性，系統(tǒng)容錯問題也不可忽視?！?/p>

從本質(zhì)上來看，晶圓級芯片其實已經(jīng)超出了芯片本身的概念，屬于一個復雜整機系統(tǒng)。“從芯片設計、基板設計、集成封裝、高性能供電、高效散熱、系統(tǒng)裝配、服務器整機乃至定制化機架等各個環(huán)節(jié)都需要多方合作。以封裝環(huán)節(jié)為例，這本身就是一個綜合學科，涵蓋工藝、材料、機械、物理等，需要相關學科的合作方一起探討?！彼硎尽?/p>

胡楊坦言，“我現(xiàn)在每天的主要任務就是與產(chǎn)業(yè)界打交道，目前我們團隊已經(jīng)與清微智能、上海人工智能實驗室、中芯國際、長電科技、長鑫存儲、中國電子科技集團公司第五十八研究所等多家企業(yè)院所建立了緊密的合作伙伴關系。我自己的研究方向是體系架構領域，而晶圓級芯片開發(fā)是一個工程性很強的項目，需要對各個領域都有所了解，然后將這些領域有機結合起來?！?/p>

“晶圓級芯片是算力節(jié)點集成密度最高的形態(tài)”

據(jù)介紹，全球已有兩家公司開發(fā)出了晶圓級芯片產(chǎn)品。其中一家是 Cerebras，從 2019 年至今該公司已經(jīng)推出第三代晶圓級芯片?！癈erebras 公司的技術路線是通過修改芯片光刻流程實現(xiàn)的。晶圓光刻過程中在計算 Die 之間加入連接線，讓 Die 與 Die 互連進而形成整個晶圓級芯片?！焙鷹畋硎?，“另外一家是特斯拉，其開發(fā)晶圓級芯片（Dojo）的技術路線與 Cerebras 不同，采用了 Chiplet 路線在晶圓尺寸的基板上集成了 25 顆專有的 D1 芯片?！?/p>

“很大程度上，英偉達其實也在一步步走向這個趨勢。比如英偉達的 B200，也是采用 Chiplet 方式把兩顆 Die 合封在一起成為一顆大芯片。不難看出，英偉達也認為應該借助更高密度的算力來提升算力集群的效率?！彼f道。

他進一步解釋說，“常規(guī)形態(tài)下，集群算力節(jié)點越多，則集群規(guī)模越大，花費在通信上的開銷就越大，集群的效率就越低。因此，英偉達 NVL72 通過提升集群內(nèi)的節(jié)點集成密度（即提高算力密度），在一個機架中集成了遠超常規(guī)機架的 GPU 數(shù)量，使得集群的尺寸規(guī)模得到控制，效率才能實現(xiàn)進一步提升。”

“這種計算形態(tài)是英偉達權衡了良率和成本之后的一種解決方案。若按照英偉達的這種計算形態(tài)，想要繼續(xù)提升算力密度，最終就會發(fā)展成為晶圓級芯片的形態(tài)，這也是目前為止算力節(jié)點集成密度最高的一種形態(tài)。”他表示。

胡楊認為，“相較于當前‘千卡萬卡’級別的算力集群，晶圓級芯片的這種計算形態(tài)能夠大幅提升通信效率，有希望成為具備最高效率的算力集群。同時，算力集群中采用晶圓級芯片對于大模型訓練和推理均能帶來效率提升。”以推理為例，有些場景需要進行分離部署，對通信性能要求較高，而晶圓級芯片能在這種場景中帶來更好的通信保障。

圖｜胡楊和團隊研發(fā)的晶圓級芯片樣品（來源：受訪者）

談及晶圓級芯片的未來發(fā)展趨勢，胡楊表示，“就目前而言，晶圓級芯片主要沿用二維集成的技術路線，所有 Die 在晶圓上都是平鋪的，由于晶圓的面積固定，在固定面積上計算 Die 多，那存儲 Die 就會少，反之亦然。因此，未來將會過渡到三維集成的方式，比如在計算 Die 上堆疊 DRAM，然后再進行晶圓級集成?！?/p>

在三維集成的形態(tài)下，晶圓級芯片擁有充裕的存儲容量和帶寬，計算密度和存儲密度兩者可以兼得，進而更好地發(fā)揮晶圓級芯片高帶寬的優(yōu)勢。

“另外一方面，也是由于晶圓級芯片的二維集成方式，運行一些比較復雜的通信算法，現(xiàn)有的通信網(wǎng)絡難以滿足，要解決這個問題，我認為還需要構建更高效的晶圓級互連拓撲，例如在晶圓上進行光波導集成。”他表示。

聊到 AI 和算力芯片的發(fā)展，胡楊提到了硬件彩票（Hardware Lottery，用來描述算法研發(fā)更多地依賴于其與可用軟硬件的兼容性，受到現(xiàn)有硬件能力的高度制約）的概念。“很大程度上，目前算法設計天然受到硬件性能的約束。如果我們不去突破硬件在某一方面的極限，那就沒辦法去幫助孵化更有想象力的算法?！彼赋觥１热?，基于當前帶寬的極限，研究人員很難設計出一款能夠發(fā)揮更高帶寬、更高互連程度的算法。

“業(yè)內(nèi)整體而言，從事算法軟件的開發(fā)者要遠遠多于硬件開發(fā)者，而且相對缺乏軟硬件協(xié)同優(yōu)化的經(jīng)驗。一些軟件開發(fā)在硬件性能不足的時候必然會受到硬件性能的制約。因此硬件開發(fā)從業(yè)者有一個天然驅(qū)動力，即要開發(fā)更高性能的硬件?！彼f道，“開發(fā)晶圓級芯片，相當于直接把硬件性能拉到最高，盡量降低硬件約束，讓軟件開發(fā)者不會為硬件性能所累，有望開發(fā)超越當前 Transformer 的新算法。”

圖｜晶圓級芯片樣品（來源：受訪者）

產(chǎn)業(yè)化層面，胡楊表示，“從 2022 年起，我們團隊在尹首一老師的帶領下開始專注于晶圓級芯片研發(fā)，短期的目標是希望在明年開發(fā)出一款晶圓級芯片樣機；到 2026 年，我們希望能推出具有大算力的晶圓級芯片樣機；到 2027 年，我們期望基于多個大算力晶圓級芯片樣機組成計算集群，能在上面真正跑一些大模型訓練，以及 AI for Science 等應用，使其與更多實際應用的場景進行結合。除了大模型之外，其他諸如超算等很多領域也迫切需要大算力底座，我們長期目標是解決國內(nèi)算力瓶頸的挑戰(zhàn)。”他總結道。

參考資料：

1.https://www.sic.tsinghua.edu.cn/info/1014/1816.htm

2.https://dblp.org/pid/43/4685-1.html