英偉達(dá)首席執(zhí)行官黃仁勛近日表示，公司全新 Vera CPU 將以“獨(dú)立基礎(chǔ)設(shè)施產(chǎn)品”的形態(tài)進(jìn)入市場，而不再只是 GPU 的配角。這意味著英偉達(dá)首次將一款能夠獨(dú)立支撐完整計(jì)算棧的處理器商品化，直指長期由 AMD EPYC 和英特爾 Xeon 把持的數(shù)據(jù)中心市場。黃仁勛將 Vera 稱為“革命性”產(chǎn)品，并透露包括 CoreWeave 在內(nèi)的早期合作伙伴已在規(guī)劃部署，盡管正式的設(shè)計(jì)獲單尚未全部對外公布。

英偉達(dá)強(qiáng)調(diào)，這次發(fā)布不僅是單一新品問世，更是其“全棧一站式”算力戰(zhàn)略的重要節(jié)點(diǎn)。公司不再滿足于用 GPU 去加速其他廠商的 CPU，而是希望以自家架構(gòu)貫穿從通用計(jì)算到 AI 推理的每一個(gè)環(huán)節(jié)。通過提供從 CPU、GPU 到高速互連的整體解決方案，英偉達(dá)希望在云計(jì)算與企業(yè)級基礎(chǔ)設(shè)施領(lǐng)域，從“部件供應(yīng)商”升級為“完整系統(tǒng)供應(yīng)商”。

在技術(shù)規(guī)格方面，Vera 采用 88 個(gè)自研 Armv9.2 Olympus 核心，每個(gè)核心支持兩線程的空間多線程（Spatial Multithreading），形成 88 核心、176 線程的并行計(jì)算能力。英偉達(dá)選擇 Arm 架構(gòu)，旨在在性能擴(kuò)展性與能效優(yōu)化之間獲得更大靈活性，這一點(diǎn)對數(shù)據(jù)中心整體能耗控制尤為關(guān)鍵。芯片集成了 1.5 TB 的 LPDDR5X 內(nèi)存，提供 1.2 TB/s 的帶寬，這一高帶寬配置對于 AI 模型預(yù)處理、數(shù)據(jù)分析與仿真等內(nèi)存密集型工作負(fù)載具有明顯優(yōu)勢。目前尚不確定 Vera 是否會支持傳統(tǒng) DDR5 RDIMM 模塊，抑或?qū)⑼耆蕾囶愃破淠K化系統(tǒng)常見的 LPDDR5X 方案。

Vera 的核心架構(gòu)一大亮點(diǎn)在于第二代可擴(kuò)展一致性互聯(lián)架構(gòu)（Scalable Coherency Fabric），這是一條貫穿單芯片上 88 個(gè)核心的高速互聯(lián)通路。該互聯(lián)系統(tǒng)提供 3.4 TB/s 的對分帶寬，使各核心間的數(shù)據(jù)交換高效且延遲更低，有意規(guī)避部分多芯粒（chiplet）設(shè)計(jì)中常見的同步開銷問題，例如 AMD EPYC 這類產(chǎn)品所面臨的跨芯粒協(xié)調(diào)挑戰(zhàn)。同時(shí)，這一互聯(lián)結(jié)構(gòu)還與英偉達(dá)第二代 NVLink Chip-to-Chip 技術(shù)直接相連，最多可向包括即將到來的 Rubin GPU 在內(nèi)的外部組件提供 1.8 TB/s 的一致性帶寬。借助這一設(shè)計(jì)，Vera 與 Rubin 能夠共享內(nèi)存模型與數(shù)據(jù)，在同一計(jì)算框架內(nèi)構(gòu)建起統(tǒng)一的 CPU-GPU 計(jì)算環(huán)境。

在指令與向量計(jì)算能力方面，Vera 核心支持 FP8 運(yùn)算，并集成六組 128 位 SVE2 向量單元，以提升數(shù)據(jù)與 AI 處理效率。這使得 Vera 能夠在 CPU 端直接承擔(dān)部分 AI 與浮點(diǎn)運(yùn)算任務(wù)，而無需將所有工作都卸載給 GPU，從而在某些企業(yè)級 AI 推理與數(shù)據(jù)處理場景中降低能耗與延遲。對英偉達(dá)而言，Vera CPU 既是技術(shù)層面的里程碑，也是戰(zhàn)略布局上的轉(zhuǎn)折點(diǎn)：公司正從全球領(lǐng)先的 GPU 供應(yīng)商，轉(zhuǎn)型為在通用計(jì)算領(lǐng)域與 AMD EPYC、英特爾 Xeon 正面競爭的新玩家。隨著 Vera 以獨(dú)立形態(tài)進(jìn)入數(shù)據(jù)中心市場，傳統(tǒng) x86 陣營將迎來一位更深度融合 CPU 與 GPU 的強(qiáng)勁對手。