本文轉(zhuǎn)載自國外科技媒體allaboutcircuits，作者C.H. Chien, Faraday Technology

本文將詳解Faraday Technology如何打造一款搭載人工智能技術(shù)、擁有 6.24 億邏輯門的 ADAS 片上系統(tǒng)（SoC），該芯片不僅實(shí)現(xiàn) 2GHz高性能運(yùn)行，兼具低功耗特性，還符合雙核鎖步（DCLS）架構(gòu)下的功能安全（FuSa）合規(guī)要求。這一成果的取得，核心在于深度的跨團(tuán)隊(duì)協(xié)作與知識產(chǎn)權(quán)（IP）的定制化開發(fā)。

將人工智能技術(shù)—— 無論是傳統(tǒng)深度學(xué)習(xí)，還是基于變換器的技術(shù) —— 集成至汽車高級駕駛輔助系統(tǒng)（ADAS）片上系統(tǒng)，會給芯片設(shè)計(jì)流程帶來一系列全新挑戰(zhàn)。為何這款芯片的設(shè)計(jì)并非普通的 SoC 開發(fā)？其特殊性究竟源于人工智能的性能需求、高等級功能安全的硬性要求，還是二者兼具？本文將以法拉第近期完成的這一設(shè)計(jì)項(xiàng)目為案例，完整梳理從設(shè)計(jì)啟動到交付落地的全流程，為上述問題尋找答案。

芯片核心規(guī)格

本次設(shè)計(jì)項(xiàng)目規(guī)模龐大，芯片集成約 6.24 億邏輯門、2 億余個實(shí)例，實(shí)現(xiàn)了 40 余個獨(dú)立功能模塊的開發(fā)。基于 7 納米工藝制程，該芯片的裸片面積超 110 平方毫米（見圖 1）。

客戶對芯片的運(yùn)算速度提出了嚴(yán)苛要求：需搭載 2 GHz主頻的 CPU 核簇，以及一款大規(guī)模并行運(yùn)算的神經(jīng)網(wǎng)絡(luò)處理單元（NPU）。同時，這款芯片的應(yīng)用場景還要求其達(dá)到行業(yè)領(lǐng)先的低功耗設(shè)計(jì)標(biāo)準(zhǔn)，且滿足嚴(yán)格的功能安全規(guī)范，項(xiàng)目交付周期也十分緊張。目前，歐亞地區(qū)的多家汽車整車廠已將該 SoC 納入全新車型的設(shè)計(jì)方案，計(jì)劃 2026 年初啟動量產(chǎn)。

圖 1 該 ADAS 片上系統(tǒng)集成約 6.24 億邏輯門、2 億余個實(shí)例，實(shí)現(xiàn) 40 余個獨(dú)立功能模塊的開發(fā)。

要同時滿足這些多元化的需求，無論是客戶的工程團(tuán)隊(duì)，還是法拉第的研發(fā)團(tuán)隊(duì)，都面臨著巨大挑戰(zhàn)。

分工協(xié)作體系

鑒于本次設(shè)計(jì)的高度復(fù)雜性，我們預(yù)判客戶設(shè)計(jì)團(tuán)隊(duì)與法拉第團(tuán)隊(duì)需要開展緊密的協(xié)同工作。因此，項(xiàng)目初期雙方就明確了分工方案，且即刻建立起高效的溝通機(jī)制—— 溝通不僅限于管理層，更覆蓋了雙方各層級的工程技術(shù)人員。

客戶團(tuán)隊(duì)主要負(fù)責(zé)芯片架構(gòu)設(shè)計(jì)、IP 集成、網(wǎng)表生成，同時完成車規(guī)級功能安全要求下的功能驗(yàn)證（并非常規(guī)驗(yàn)證工作），以及系統(tǒng)級的有效性驗(yàn)證。法拉第團(tuán)隊(duì)則承擔(dān)從網(wǎng)表到芯片簽核的全流程設(shè)計(jì)工作。在網(wǎng)表持續(xù)迭代、芯片設(shè)計(jì)人員攻克各類嚴(yán)苛約束的過程中，雙方團(tuán)隊(duì)保持著日常的緊密溝通。

設(shè)計(jì)過程中出現(xiàn)的各類難題，多集中于特定功能模塊，下文將逐一解析。

計(jì)算模塊設(shè)計(jì)

該 SoC 搭載由 8 顆安謀 Cortex-A720AE 處理器組成的 CPU 核簇，承擔(dān)芯片的通用計(jì)算任務(wù)。Cortex-A720AE 是 Cortex-A 系列的高性能車規(guī)級產(chǎn)品，新增了多項(xiàng)汽車安全與防護(hù)相關(guān)功能?？蛻粢笤摵舜貙?shí)現(xiàn) 2 GHz主頻運(yùn)行，在嚴(yán)苛的功耗約束下，這無疑是一項(xiàng)艱巨的任務(wù)，但法拉第在高性能芯片設(shè)計(jì)領(lǐng)域擁有豐富的技術(shù)積累。

本次設(shè)計(jì)與常規(guī)項(xiàng)目的最大差異，體現(xiàn)在神經(jīng)網(wǎng)絡(luò)處理單元（NPU）上。該模塊的 IP 由法拉第與頭部 NPU IP 供應(yīng)商聯(lián)合開發(fā)。項(xiàng)目初期面臨的首個難題是：該款 IP 的原有驗(yàn)證方案僅適用于 16 個計(jì)算核，而客戶的需求是 64 個計(jì)算核。

為此，團(tuán)隊(duì)需要對原有架構(gòu)進(jìn)行拓展并驗(yàn)證功能正確性，同時重新設(shè)計(jì)寄存器傳輸級（RTL）代碼、網(wǎng)表、芯片布局、布線及物理設(shè)計(jì)方案，確保新架構(gòu)同時滿足時序和功耗約束。這一過程中，中國臺灣與美國的兩地團(tuán)隊(duì)保持著近乎每日的高頻溝通。

功能安全設(shè)計(jì)

另一大挑戰(zhàn)來自高等級功能安全的實(shí)現(xiàn)要求，對此法拉第采取了兩大技術(shù)方案。第一，在整個芯片實(shí)現(xiàn)流程中，全面采用楷登電子的統(tǒng)一安全格式（USF）；第二，充分利用 Cortex-A720AE 核簇的雙核鎖步（DCLS）運(yùn)行模式特性。

在雙核鎖步模式下，兩顆處理器將逐時鐘周期同步執(zhí)行相同的代碼，并持續(xù)對比運(yùn)行狀態(tài)。法拉第不僅在 Cortex-A720AE 核中采用了該模式，還將這一技術(shù)應(yīng)用于 SoC 中所有需要通過錯誤檢測實(shí)現(xiàn)功能安全合規(guī)的模塊。

雙核鎖步技術(shù)是邏輯運(yùn)算過程中高效的錯誤檢測手段，但該技術(shù)不僅會增加邏輯設(shè)計(jì)的復(fù)雜度，還會給芯片布線和時序設(shè)計(jì)帶來嚴(yán)峻挑戰(zhàn)。其核心要求是：需為每一個時鐘周期內(nèi)的待對比邏輯定義分組，并將每組邏輯的運(yùn)行狀態(tài)信息布線至比較器中。

若待對比邏輯分組數(shù)量較多，布線和時序設(shè)計(jì)將陷入困境，且無論如何，都會改變子系統(tǒng)的原有布局。法拉第與客戶團(tuán)隊(duì)協(xié)作，通過刪除、合并部分雙核鎖步分組，將分組數(shù)量精簡至近 100 個；隨后基于芯片數(shù)據(jù)框圖開展布圖規(guī)劃、單元布局和布線工作，有效緩解了布線擁塞問題。

接口模塊設(shè)計(jì)

ADAS SoC 的接口子系統(tǒng)絕非事后考量的附屬模塊，其 DDR4/5、PCIe 5.0 等接口需實(shí)現(xiàn)行業(yè)前沿的傳輸性能。為滿足這一要求，本次項(xiàng)目選用新思科技的頂級接口 IP。

圖 2 智能汽車的高級駕駛輔助系統(tǒng)，對車輛的計(jì)算、存儲及接口技術(shù)提出了越來越高的要求。

為達(dá)成客戶提出的性能指標(biāo)，團(tuán)隊(duì)將接口子系統(tǒng)的核心時鐘主頻設(shè)定為 800 兆赫，部分本地時鐘主頻更是達(dá)到 1 GHz。如此高速、復(fù)雜的時鐘架構(gòu)，要求研發(fā)團(tuán)隊(duì)嚴(yán)格遵循 IP 供應(yīng)商的布局布線規(guī)范，同時在整個物理設(shè)計(jì)流程中開展精細(xì)化工作，保障信號完整性。

因此，團(tuán)隊(duì)必須對接口 IP 的布圖規(guī)劃、單元布局，以及芯片凸點(diǎn)位置、封裝重布線層設(shè)計(jì)進(jìn)行全面分析與優(yōu)化，確保片上性能能夠有效傳導(dǎo)至封裝引腳。此外，團(tuán)隊(duì)還對新思科技的設(shè)計(jì)約束文件（SDC）進(jìn)行拆分，對每個關(guān)鍵模塊單獨(dú)進(jìn)行約束設(shè)計(jì)，并對部分模塊進(jìn)行重構(gòu) —— 這一過程實(shí)質(zhì)上是對 IP 的定制化開發(fā)。

如期完成流片

值得欣喜的是，這款人工智能 ADAS SoC 于 2025 年第一季度如期完成流片，從項(xiàng)目啟動到流片僅耗時 6 個月。目前，該芯片已通過功能、功能安全及功耗全指標(biāo)驗(yàn)證，正式進(jìn)入量產(chǎn)階段，計(jì)劃 2026 年初向各大汽車整車廠交付。

本次設(shè)計(jì)項(xiàng)目為我們積累了諸多寶貴經(jīng)驗(yàn)：第一，基于相對成熟的工藝節(jié)點(diǎn)，依然能夠打造出兼具高性能與極致低功耗的車規(guī)級人工智能芯片，這一結(jié)論對客戶的成本控制和供應(yīng)鏈韌性建設(shè)具有重要意義；第二，真正的車規(guī)級功能安全要求，會貫穿從架構(gòu)設(shè)計(jì)到物理設(shè)計(jì)的全流程，其實(shí)現(xiàn)離不開跨專業(yè)、跨企業(yè)、跨文化的深度、坦誠、持續(xù)的技術(shù)溝通；第三，當(dāng)芯片設(shè)計(jì)突破現(xiàn)有技術(shù)邊界時，承擔(dān)從網(wǎng)表到流片全流程的企業(yè)，必須與選定的 IP 供應(yīng)商、晶圓代工廠建立深厚的合作關(guān)系（而非單純的商業(yè)往來），同時與客戶構(gòu)建緊密的協(xié)同開發(fā)體系 —— 在技術(shù)前沿領(lǐng)域，所有解決方案都源于高效的溝通協(xié)作。

法拉第為客戶這款人工智能 SoC 的成功落地深感自豪，也期待其在市場中取得優(yōu)異表現(xiàn)。同時，我們也將把本次項(xiàng)目的技術(shù)經(jīng)驗(yàn)，應(yīng)用于當(dāng)下及未來更高要求的人工智能芯片設(shè)計(jì)中。

EETOP創(chuàng)芯大講堂芯片課程推薦