使用105量子比特的“祖沖之3.0”處理器建立量子計(jì)算優(yōu)勢的新基準(zhǔn)

Establishing a New Benchmark in Quantum Computational Advantage with 105-qubit Zuchongzhi 3.0 Processor

https://physics.aps.org/featured-article-pdf/10.1103/PhysRevLett.134.090601

在對量子計(jì)算優(yōu)勢的不懈追求中，我們通過開發(fā)“祖沖之3.0”取得了重大進(jìn)展。這臺(tái)超導(dǎo)量子計(jì)算機(jī)原型由105個(gè)量子比特組成，實(shí)現(xiàn)了高操作保真度，單量子比特門、雙量子比特門和讀出保真度分別達(dá)到99.90%、99.62%和99.13%。我們在“祖沖之3.0”上進(jìn)行的83量子比特、32周期隨機(jī)電路采樣實(shí)驗(yàn)突顯了其卓越的性能，僅用幾百秒就實(shí)現(xiàn)了100萬個(gè)樣本。這項(xiàng)任務(wù)在最強(qiáng)大的經(jīng)典超級(jí)計(jì)算機(jī)Frontier上被認(rèn)為是不可行的，后者需要大約5.9 × 10^9年才能復(fù)制該任務(wù)。這種處理能力的飛躍使得經(jīng)典模擬成本比谷歌的SYC-67和SYC-70實(shí)驗(yàn)高出6個(gè)數(shù)量級(jí)[Morvan等人，Nature 634, 328 (2024)]，牢固地確立了量子計(jì)算優(yōu)勢的新基準(zhǔn)。我們的工作不僅推進(jìn)了量子計(jì)算的前沿，而且為量子處理器在解決復(fù)雜現(xiàn)實(shí)世界挑戰(zhàn)中發(fā)揮重要作用的新時(shí)代奠定了基礎(chǔ)。

引言——

量子計(jì)算優(yōu)勢的追求一直是量子計(jì)算領(lǐng)域的中心驅(qū)動(dòng)力。這個(gè)術(shù)語捕捉了量子計(jì)算機(jī)能夠執(zhí)行即使是最先進(jìn)的經(jīng)典計(jì)算機(jī)也無法企及的計(jì)算的關(guān)鍵時(shí)刻[1–9]。2019年，谷歌團(tuán)隊(duì)開發(fā)了一個(gè)名為Sycamore的53量子比特超導(dǎo)量子處理器[2]來實(shí)現(xiàn)隨機(jī)電路采樣（RCS）[10–12]，他們聲稱這將需要最好的經(jīng)典超級(jí)計(jì)算機(jī)10000年。使用一種稱為高斯玻色采樣[13,14]的不同方法，在2020年，光子被用來展示量子計(jì)算優(yōu)勢，最初使用了76個(gè)光子[6]，后來增加到255個(gè)光子[7–9]。然而，由于經(jīng)典算法的快速發(fā)展[15–17]，文獻(xiàn)[2]中的RCS任務(wù)現(xiàn)在已經(jīng)能夠在GPU上以初始時(shí)間成本的2.9%和Sycamore所需功耗的6.7%高效完成[16,17]。這一事實(shí)表明，量子計(jì)算優(yōu)勢并不是在一次性實(shí)驗(yàn)中確立的，而是在更快的經(jīng)典模擬和改進(jìn)的量子設(shè)備之間的持續(xù)競爭中逐步建立的。持續(xù)的努力[3–5]致力于開發(fā)更大尺寸和更高保真度的超導(dǎo)量子處理器（見表I），推動(dòng)量子技術(shù)可實(shí)現(xiàn)的邊界。迄今為止，文獻(xiàn)中報(bào)道的最大規(guī)模的RCS是67個(gè)量子比特在32周期（SYC-67）和70個(gè)量子比特在24周期（SYC-70）[5]。

在本文中，我們旨在挑戰(zhàn)這一記錄，并在量子計(jì)算優(yōu)勢中建立一個(gè)新的基準(zhǔn)。我們開發(fā)了“祖沖之3.0”，一個(gè)更強(qiáng)大的超導(dǎo)量子計(jì)算機(jī)原型，配備了105個(gè)量子比特和異常高保真的操控能力。單量子比特門、雙量子比特門和讀出保真度分別為99.90%、99.62%和99.13%。利用這個(gè)原型，我們的實(shí)驗(yàn)利用了一個(gè)顯著更大的量子電路，83個(gè)量子比特在32周期，從而推動(dòng)了當(dāng)前量子硬件能力的極限。在我們的“祖沖之3.0”上，獲取100萬個(gè)樣本的任務(wù)僅在幾百秒內(nèi)完成。這與今天最強(qiáng)大的超級(jí)計(jì)算機(jī)Frontier復(fù)制這一采樣任務(wù)所需的估計(jì)5.9 × 10^9年形成了鮮明對比。與谷歌的最新實(shí)驗(yàn)SYC-67和SYC-70[5]相比，我們83個(gè)量子比特、32周期實(shí)驗(yàn)的經(jīng)典模擬成本高出了6個(gè)數(shù)量級(jí)。通過這一成就，我們確立了量子計(jì)算優(yōu)勢的新基準(zhǔn)，這對于充分發(fā)揮量子計(jì)算的潛力至關(guān)重要。除此之外，我們的工作為研究量子比特?cái)?shù)量和電路復(fù)雜性的增加如何提高解決現(xiàn)實(shí)世界問題的效率開辟了途徑�！白鏇_之3.0”量子處理器——“祖沖之3.0”量子處理器從其前身“祖沖之2.0”顯著升級(jí)，量子比特的數(shù)量和質(zhì)量都有顯著增加。它現(xiàn)在擁有105個(gè)傳輸子量子比特，排列在15行7列中，形成一個(gè)如圖1所示的二維矩形晶格。我們進(jìn)行了最多83個(gè)量子比特的實(shí)驗(yàn)，這些量子比特是從處理器中選擇的。

“祖沖之3.0”量子處理器最顯著的進(jìn)步之一是相干時(shí)間的增強(qiáng)。這一改進(jìn)是通過幾個(gè)關(guān)鍵策略實(shí)現(xiàn)的。首先，我們優(yōu)化了量子比特的電路參數(shù)，包括電容和約瑟夫森電感，以減少對電荷和磁通噪聲的敏感性。其次，我們通過修改量子比特電容器墊的形狀來優(yōu)化電場分布，這最小化了表面介電損耗。第三，線路中的衰減器配置得到了升級(jí)，以減輕室溫電子設(shè)備的噪聲，顯著提高了退相干時(shí)間。最后，我們更新了芯片制造過程，通過光刻定義了頂部藍(lán)寶石基板上的鉭基組件和底部藍(lán)寶石基板上的鋁基組件，然后使用銦凸點(diǎn)倒裝技術(shù)將它們粘合在一起。這種方法減少了界面污染并增強(qiáng)了量子比特的弛豫時(shí)間。結(jié)果，我們將弛豫時(shí)間（T1）提高到72微秒，退相干時(shí)間（T2；CPMG）提高到58微秒，其中CPMG代表Carr-Purcell-Meiboom-Gill序列。

單量子比特門和類似ISwap門的校準(zhǔn)過程與“祖沖之2.0”中采用的類似。由于相干時(shí)間的進(jìn)步，當(dāng)所有門同時(shí)應(yīng)用時(shí)，單量子比特門（e1）和類似ISwap門（e2）的平均Pauli誤差分別降低到0.10%和0.38%[如圖2(a)和2(b)所示]。

讀出性能是“祖沖之3.0”的另一個(gè)重要進(jìn)步。為了實(shí)現(xiàn)快速且高保真的讀出，我們將量子比特和讀出諧振器之間的耦合強(qiáng)度增加到大約130 MHz，并將讀出諧振器的線寬調(diào)到大約10 MHz。然而，增加的耦合強(qiáng)度和線寬導(dǎo)致弛豫時(shí)間減少。為了解決這個(gè)問題，我們優(yōu)化了用于色散量子比特測量的帶通濾波器設(shè)計(jì)，保護(hù)量子比特免受Purcell效應(yīng)的影響。此外，我們采用行波參數(shù)放大器來放大讀出信號(hào)，從而實(shí)現(xiàn)卓越的讀出性能。

此外，在每次采樣任務(wù)之前，我們進(jìn)行三輪測量，并應(yīng)用相應(yīng)的單量子比特門將量子比特重置為狀態(tài)|0?。這種方法減少了熱噪聲對狀態(tài)制備的影響，并縮短了每次采樣的持續(xù)時(shí)間。經(jīng)過這些優(yōu)化后，83個(gè)量子比特的平均讀出誤差被抑制到0.87%[如圖2(c)所示]。

大規(guī)模隨機(jī)電路采樣——在初始校準(zhǔn)之后，我們繼續(xù)進(jìn)行隨機(jī)量子電路采樣，以評(píng)估量子處理器的整體性能。隨機(jī)量子電路是根據(jù)文獻(xiàn)[27]中概述的方法設(shè)計(jì)的，以擴(kuò)大量子計(jì)算和經(jīng)典模擬之間的性能差距。值得注意的是，每層雙量子比特門中的類似ISwap門按照特定模式A、B、C和D應(yīng)用，如圖3(a)所示，并在每個(gè)周期中以ABCD-CDAB的順序執(zhí)行。每個(gè)周期中的單量子比特門是從集合{√X, √Y, √W}中隨機(jī)選擇的。

驗(yàn)證完整隨機(jī)量子電路的保真度是具有挑戰(zhàn)性的，因?yàn)闊o法在經(jīng)典上模擬其理想輸出。為了解決這個(gè)問題，我們利用補(bǔ)丁電路來驗(yàn)證大規(guī)模隨機(jī)量子電路。這些補(bǔ)丁電路是通過選擇性地移除補(bǔ)丁之間的部分雙量子比特門來制作的。整個(gè)電路可以被分成兩個(gè)獨(dú)立的部分，稱為兩個(gè)補(bǔ)丁，或者分成四個(gè)部分，稱為四個(gè)補(bǔ)丁。劃分越多，模擬越可行；然而，由于執(zhí)行的雙量子比特門數(shù)量減少，預(yù)期的保真度略有增加。我們實(shí)現(xiàn)了兩個(gè)補(bǔ)丁、四個(gè)補(bǔ)丁和完整版本的電路，從12個(gè)周期到32個(gè)周期，每個(gè)周期有31個(gè)量子比特，并計(jì)算了相應(yīng)輸出比特串的線性XEB保真度FXEB。實(shí)驗(yàn)結(jié)果，如圖3(b)所示（兩個(gè)補(bǔ)丁的結(jié)果在補(bǔ)充材料[18]的圖S7中顯示），揭示了四個(gè)補(bǔ)丁電路與完整電路保真度的平均保真度比為1.05。這種高度的對應(yīng)性表明驗(yàn)證電路在確保量子計(jì)算保真度方面的有效性。

這樣出色的量子處理器使我們能夠以前所未有的規(guī)模運(yùn)行隨機(jī)電路采樣。如圖3(c)所示，我們已經(jīng)實(shí)現(xiàn)了83個(gè)量子比特電路的12-32周期的隨機(jī)電路采樣。對于具有83個(gè)量子比特和32周期的最大完整電路，我們總共收集了大約個(gè)比特串。為了評(píng)估其保真度，我們還從四補(bǔ)丁電路中收集了相應(yīng)的比特串，這些電路表現(xiàn)出0.030%的實(shí)驗(yàn)保真度，而估計(jì)保真度為0.033%。這種高度的一致性表明，即使在大規(guī)模的量子比特和高電路深度下，使用離散誤差模型來估計(jì)保真度仍然非�？煽俊Ｒ虼�，我們可以估計(jì)具有83個(gè)量子比特和32周期的完整電路的保真度為0.023%。

計(jì)算成本估算——模擬隨機(jī)量子電路的當(dāng)前最先進(jìn)的經(jīng)典算法是張量網(wǎng)絡(luò)算法[16,17,28–35]。我們采用這種方法來評(píng)估我們最困難電路的經(jīng)典計(jì)算成本，該電路具有83個(gè)量子比特和32周期�？紤]到內(nèi)存限制，我們使用一種先進(jìn)的方法[16,17]檢查了以下兩種情況。

第一種情況涉及將內(nèi)存限制在9.2拍字節(jié)（PB），這是當(dāng)前最強(qiáng)大的超級(jí)計(jì)算機(jī)Frontier的內(nèi)存大小。估計(jì)使用經(jīng)典計(jì)算機(jī)從83個(gè)量子比特、32周期的隨機(jī)電路生成一百萬不相關(guān)的比特串所需的浮點(diǎn)運(yùn)算次數(shù)為。相比之下，谷歌的最新量子計(jì)算優(yōu)勢實(shí)驗(yàn)[5]，SYC-67，估計(jì)經(jīng)典模擬復(fù)雜度為，以復(fù)制相同數(shù)量的比特串，其保真度與其實(shí)驗(yàn)相匹配。因此，模擬我們最具挑戰(zhàn)性的隨機(jī)量子電路的經(jīng)典成本比SYC-67高出6個(gè)數(shù)量級(jí)。隨機(jī)電路采樣的進(jìn)展在圖4中系統(tǒng)總結(jié)。對于我們的估計(jì)，我們利用了Frontier超級(jí)計(jì)算機(jī)的規(guī)格，它擁有1.685 × 單精度浮點(diǎn)運(yùn)算每秒（FLOPS）的理論峰值性能。我們假設(shè)20%的FLOP效率，并考慮到模擬的低目標(biāo)保真度在計(jì)算成本中。每個(gè)單精度復(fù)數(shù)FLOP需要八個(gè)機(jī)器FLOP。在這些條件下，使用當(dāng)前最強(qiáng)大的超級(jí)計(jì)算機(jī)Frontier對最具挑戰(zhàn)性的隨機(jī)量子電路進(jìn)行經(jīng)典模擬的預(yù)計(jì)時(shí)間為年。

張量網(wǎng)絡(luò)算法的復(fù)雜度受內(nèi)存限制影響，我們進(jìn)一步設(shè)想了近乎無限內(nèi)存的情景作為采樣成本的估算下界——盡管該情景本身已不現(xiàn)實(shí)。將內(nèi)存上限設(shè)為超過762.2 PB（含F(xiàn)rontier的內(nèi)存與總存儲(chǔ)），我們估算生成一百萬條同等保真度無關(guān)聯(lián)比特串所需的浮點(diǎn)運(yùn)算次數(shù)仍高達(dá)6.9×1031。相應(yīng)地，經(jīng)典模擬時(shí)間預(yù)估為驚人的5.2×10?年，凸顯了我們的量子優(yōu)勢之穩(wěn)健。

結(jié)論：“祖沖之3.0”是一款先進(jìn)的超導(dǎo)量子計(jì)算機(jī)原型，擁有105個(gè)量子比特和卓越的操作保真度，不僅在量子比特?cái)?shù)量上更進(jìn)一步，也提升了量子操控精度。這一雙重進(jìn)步是擴(kuò)展量子計(jì)算能力的關(guān)鍵�；谶@一穩(wěn)健平臺(tái)，我們成功實(shí)現(xiàn)了比谷歌此前成果更大規(guī)模的隨機(jī)電路采樣，進(jìn)一步拉大了經(jīng)典與量子計(jì)算的能力差距。本工作通過提供實(shí)證證據(jù)推進(jìn)了量子計(jì)算討論，彰顯了該技術(shù)變革計(jì)算任務(wù)的潛力，既是量子硬件進(jìn)展的見證，也為優(yōu)化、機(jī)器學(xué)習(xí)和藥物發(fā)現(xiàn)等實(shí)際應(yīng)用奠定了基礎(chǔ)。

原文鏈接：https://physics.aps.org/featured-article-pdf/10.1103/PhysRevLett.134.090601