公眾號記得加星標(biāo)??，第一時(shí)間看推送不會錯(cuò)過。

鎧俠表示，該公司已開發(fā)出可高度堆疊的氧化物半導(dǎo)體溝道晶體管，能夠支持高密度 3D DRAM。

這項(xiàng)技術(shù)的發(fā)展有望通過降低每 GB 的制造成本，并通過高導(dǎo)通電流和超低關(guān)斷電流晶體管提高能源效率，從而帶來更便宜、更快的內(nèi)存。

然而，這項(xiàng)技術(shù)需要精確的多層對準(zhǔn)、集成到標(biāo)準(zhǔn)制造工藝中以及長期可靠性測試，所有這些都可能需要數(shù)十年時(shí)間。

該技術(shù)在最近于舊金山舉行的 IEEE 國際電子器件會議上進(jìn)行了展示，演示了堆疊成八層垂直結(jié)構(gòu)的晶體管的運(yùn)行情況。

垂直層由水平排列的晶體管組成，這些晶體管是通過用氧化物半導(dǎo)體材料 InGaZnO 取代傳統(tǒng)的氮化硅區(qū)域而形成的。

這種設(shè)計(jì)方案無需依賴傳統(tǒng)的平面DRAM結(jié)構(gòu)即可增加內(nèi)存容量。

氧化物半導(dǎo)體溝道晶體管將成熟的氧化硅和氮化硅薄膜與新型 InGaZnO 材料相結(jié)合。

Kioxia 推出的 3D 存儲單元結(jié)構(gòu)擴(kuò)大了垂直間距，使得單位體積內(nèi)可以堆疊更多的存儲單元。

在該工藝中形成的水平晶體管具有超過 30 微安的高導(dǎo)通電流。

它還表現(xiàn)出低于 1 阿安培的超低關(guān)斷電流，從而最大限度地減少了刷新周期中的能耗。

通過降低刷新功耗，該設(shè)計(jì)解決了傳統(tǒng) DRAM 的一個(gè)主要限制，即隨著內(nèi)存密度的增加，能耗也會增加。

用氧化物半導(dǎo)體代替單晶硅可以降低制造工藝的復(fù)雜性和能耗。

這些改進(jìn)降低了每千兆字節(jié) DRAM 的制造成本，但預(yù)計(jì)短期內(nèi)最終用戶的零售價(jià)格不會下降。

堆疊晶體管方法也針對需要高存儲密度和低功耗的應(yīng)用，例如人工智能服務(wù)器和物聯(lián)網(wǎng)設(shè)備。

效率的提升可以支持處理更大的數(shù)據(jù)集，而不會像傳統(tǒng) DRAM 系統(tǒng)那樣導(dǎo)致能源需求成比例增加。

盡管取得了這些技術(shù)進(jìn)步，但將這項(xiàng)技術(shù)從實(shí)驗(yàn)室演示過渡到大規(guī)模生產(chǎn)仍然面臨著巨大的挑戰(zhàn)。

精確對齊多層材料、將氧化物半導(dǎo)體材料集成到標(biāo)準(zhǔn)生產(chǎn)線中以及確保長期可靠性仍然是商業(yè)化的障礙。

該公司計(jì)劃繼續(xù)進(jìn)行研發(fā)，以實(shí)現(xiàn) 3D DRAM 在實(shí)際應(yīng)用中的實(shí)際應(yīng)用。

雖然這項(xiàng)技術(shù)在能源效率、密度和制造可行性方面展現(xiàn)出明顯的技術(shù)優(yōu)勢，但可能要到下一個(gè)十年才能進(jìn)入消費(fèi)市場。

也就是說，降低每GB的制造成本并不能保證降低零售價(jià)格，大規(guī)模采用還需要克服生產(chǎn)和供應(yīng)鏈問題。

鎧俠開發(fā)出能夠?qū)嶋H應(yīng)用高密度、低功耗3D DRAM的核心技術(shù)

全球領(lǐng)先的存儲解決方案供應(yīng)商鎧俠株式會社（Kioxia Corporation）日前宣布，其研發(fā)出的高度可堆疊氧化物-半導(dǎo)體溝道晶體管將使高密度、低功耗3D DRAM的實(shí)際應(yīng)用成為可能。該技術(shù)于12月10日在美國舊金山舉行的IEEE國際電子器件會議（IEDM）上發(fā)布，有望降低包括人工智能服務(wù)器和物聯(lián)網(wǎng)組件在內(nèi)的眾多應(yīng)用領(lǐng)域的功耗。

在人工智能時(shí)代，對能夠處理海量數(shù)據(jù)的大容量、低功耗DRAM的需求日益增長。傳統(tǒng)DRAM技術(shù)在存儲單元尺寸縮放方面已接近物理極限，因此，人們開始研究3D堆疊存儲單元以提供額外容量。與傳統(tǒng)DRAM一樣，堆疊存儲單元中晶體管的溝道材料也采用單晶硅，這推高了制造成本，并且刷新存儲單元所需的功耗也與存儲容量成正比增加。

在去年的IEDM大會上，鎧俠宣布了氧化物-半導(dǎo)體溝道晶體管DRAM（OCTRAM）技術(shù)的研發(fā)成果，該技術(shù)采用由氧化物-半導(dǎo)體制成的垂直晶體管。在今年的大會上，我們展示了高度可堆疊的氧化物-半導(dǎo)體溝道晶體管技術(shù)，該技術(shù)可實(shí)現(xiàn)OCTRAM的3D堆疊，并驗(yàn)證了八層堆疊晶體管的運(yùn)行情況。

這項(xiàng)新技術(shù)將成熟的氧化硅和氮化硅薄膜堆疊起來，并用氧化物半導(dǎo)體（InGaZnO）取代氮化硅區(qū)域，從而同時(shí)形成垂直層狀的水平堆疊晶體管。我們還引入了一種新型的3D存儲單元結(jié)構(gòu)，能夠縮小垂直間距。這些制造工藝和結(jié)構(gòu)有望克服實(shí)現(xiàn)3D存儲單元堆疊的成本挑戰(zhàn)。

此外，由于氧化物半導(dǎo)體具有低關(guān)斷電流特性，預(yù)計(jì)可以降低刷新功耗。我們已證明，采用置換工藝制備的水平晶體管具有高導(dǎo)通電流（＞30μA）和超低關(guān)斷電流（＜1aA，10?1?A）的能力。此外，我們成功制備了8層水平晶體管堆疊結(jié)構(gòu)，并驗(yàn)證了該結(jié)構(gòu)中晶體管的正常工作。

鎧俠公司將繼續(xù)對這項(xiàng)技術(shù)進(jìn)行研究和開發(fā)，以實(shí)現(xiàn) 3D DRAM 在實(shí)際應(yīng)用中的部署。

圖1. 三維OCTRAM單元結(jié)構(gòu)

圖2. 氧化物半導(dǎo)體水平晶體管的電特性

圖 3. 8 層氧化物-半導(dǎo)體水平晶體管的橫截面 TEM 圖像

https://www.kioxia.com/en-jp/about/news/2025/20251212-1.html

（來源：半導(dǎo)體行業(yè)觀察綜合）

*免責(zé)聲明：本文由作者原創(chuàng)。文章內(nèi)容系作者個(gè)人觀點(diǎn)，半導(dǎo)體行業(yè)觀察轉(zhuǎn)載僅為了傳達(dá)一種不同的觀點(diǎn)，不代表半導(dǎo)體行業(yè)觀察對該觀點(diǎn)贊同或支持，如果有任何異議，歡迎聯(lián)系半導(dǎo)體行業(yè)觀察。

今天是《半導(dǎo)體行業(yè)觀察》為您分享的第4258期內(nèi)容，歡迎關(guān)注。

加星標(biāo)??第一時(shí)間看推送，小號防走丟

求推薦