華為新一代昇騰950 AI加速器實物圖日前首次曝光，展示了公司自研芯片與自研高帶寬存儲器（HBM）的封裝形態(tài)。這款芯片將華為首代自研HBM與新一代AI加速單元集成在同一封裝之中，定位面向大規(guī)模算力集群，通過系統(tǒng)規(guī)模和集群密度來參與競爭，而不是單顆芯片性能“硬剛”英偉達等對手。

華為此前已宣布，昇騰950系列計劃于2026年初正式推出，將至少包含兩個型號。

報道顯示，昇騰950系列中，950PR版本集成了128 GB華為自研HBM，帶寬約為1.6 TB/s；而950DT版本則將容量提升至144 GB，并將帶寬大幅提升至接近4 TB/s。兩款芯片的算力目標均為單卡1 PetaFLOPS級FP8性能、2 PetaFLOPS級FP4性能，面向當前主流大模型推理與訓練場景。華為在整體策略上更強調高密度封裝與高效互連網絡，通過在機柜和數(shù)據(jù)中心層面提升算力與互聯(lián)效率，來抵消單芯片性能上的差距。

在制造工藝方面，文章指出目前尚無官方確認的制程節(jié)點信息，但業(yè)界普遍預計昇騰950極有可能采用中芯國際最新的N+3工藝，這一工藝被歸類為5 nm級別節(jié)點。中芯國際此前已經宣布，其N+3節(jié)點已在不依賴EUV設備的情況下實現(xiàn)量產，而首個公開客戶正是搭載麒麟9030 SoC的華為終端產品。在此背景下，作為華為戰(zhàn)略級AI加速產品，昇騰950采用同一節(jié)點被視為“順理成章”的推斷。

從實物圖觀察，昇騰950采用多芯片封裝設計，核心為兩個計算芯片裸片，并搭配額外兩塊疑似I/O與網絡相關的芯片裸片，共同構成一個多芯片模塊（MCM）。這些I/O與網絡芯片被認為負責將加速卡連接到更大規(guī)模的SuperPoD和SuperCluster集群中，通過新一代“靈渠（Lingqu）”互連協(xié)議和光互連技術，實現(xiàn)數(shù)十萬張昇騰950卡的高帶寬互聯(lián)。在裸片周圍分布的一圈封裝結構外觀上類似“LPDDR/HBM混合形態(tài)”的模組，被推測為華為自研HBM封裝，極有可能以獨立封裝形式生產，再在系統(tǒng)級封裝中堆疊集成到加速器基板上。

整體來看，昇騰950的設計路線與英偉達Blackwell等高端GPU有一定相似之處，均通過雙芯片封裝在單卡上疊加更多算力，并依托高帶寬HBM與專用互連協(xié)議構建大規(guī)模算力集群。不同之處在于，華為在當前階段更加突出“規(guī)模取勝”的思路，希望通過密集封裝、多卡互聯(lián)和超級集群方案，在數(shù)據(jù)中心與AI云算力市場中形成可替代性方案，同時強化本土供應鏈的自主可控能力。