原理圖設(shè)計(jì)沒(méi)問(wèn)題，板子回來(lái)卻跑不起來(lái)。信號(hào)完整性測(cè)試一做，振鈴、反射、過(guò)沖一個(gè)不少。反復(fù)排查了一個(gè)月，最后發(fā)現(xiàn)根源在PCB布局——電源和地的走線太細(xì)，回流路徑被人為阻斷，高速信號(hào)根本找不到回家的路。

這種事，做硬件的大概都經(jīng)歷過(guò)。

PCB布局布線，看起來(lái)是把原理圖上的連線變成實(shí)際導(dǎo)線的簡(jiǎn)單操作，實(shí)際上卻是整個(gè)硬件產(chǎn)品成敗的關(guān)鍵環(huán)節(jié)。布局布線做不好，信號(hào)質(zhì)量差、EMI超標(biāo)、產(chǎn)品不穩(wěn)定這些問(wèn)題會(huì)接踵而至。

這篇文章，結(jié)合多年實(shí)戰(zhàn)經(jīng)驗(yàn)，說(shuō)說(shuō)PCB布局布線里那些真正重要的東西。

一、布局基本原則

說(shuō)起來(lái)，布局是整個(gè)PCB設(shè)計(jì)的第一步，也是最關(guān)鍵的一步。布局不好，后面再怎么努力布線都很難補(bǔ)救。

信號(hào)流向與模塊分區(qū)是布局的第一原則。按數(shù)據(jù)流向排列芯片位置，從輸入到輸出依次布局，可以減少走線交叉，讓信號(hào)走最短路徑。數(shù)字區(qū)域、模擬區(qū)域、電源區(qū)域要分區(qū)隔離，避免相互干擾。熱敏感器件要遠(yuǎn)離發(fā)熱源，同時(shí)考慮散熱通道在整個(gè)板面上的均勻分布。

晶振和時(shí)鐘電路的布局要單獨(dú)拿出來(lái)強(qiáng)調(diào)一下。這類器件是強(qiáng)輻射源，必須緊鄰負(fù)載芯片放置，而且走線要短、直。晶振下方不要走任何信號(hào)線，周圍留出完整的地銅皮做隔離。見(jiàn)過(guò)太多案例，晶振位置沒(méi)放好，導(dǎo)致EMI測(cè)試怎么都過(guò)不了。

電源和地的規(guī)劃也要在布局階段確定。電源入口、主濾波電容、大電流路徑上的器件，這些都要優(yōu)先考慮位置。避免電源走繞遠(yuǎn)路，增加壓降和噪聲。

二、布線關(guān)鍵規(guī)則

布線規(guī)則說(shuō)起來(lái)簡(jiǎn)單，做起來(lái)卻處處是坑。這里聊幾個(gè)最容易被忽略的點(diǎn)。

走線寬度與載流的關(guān)系，很多人只記住了經(jīng)驗(yàn)公式——每安培電流對(duì)應(yīng)10-15mil線寬。實(shí)際上這個(gè)數(shù)值跟銅厚、溫升、板層都有關(guān)系。更準(zhǔn)確的做法是用工具計(jì)算，或者查IPC-2221標(biāo)準(zhǔn)。還有個(gè)常見(jiàn)錯(cuò)誤是電源和地的走線寬度沒(méi)留余量，產(chǎn)品調(diào)試時(shí)發(fā)現(xiàn)壓降過(guò)大，只能飛線補(bǔ)救。

信號(hào)間距與串?dāng)_的控制，并行走線長(zhǎng)度越長(zhǎng)、間距越小，串?dāng)_越嚴(yán)重。高速信號(hào)之間的間距至少保持走線寬度的3倍，敏感信號(hào)周圍可以鋪地隔離?？绶指顓^(qū)域的走線會(huì)產(chǎn)生阻抗不連續(xù)，反射和振鈴問(wèn)題隨之而來(lái)，這點(diǎn)在高速信號(hào)上特別要避免。

布線時(shí)還有個(gè)容易被忽視的問(wèn)題——回流路徑。很多新手以為信號(hào)沿著導(dǎo)線走，實(shí)際電流是在信號(hào)線和對(duì)應(yīng)的回流路徑之間流動(dòng)。對(duì)于低速信號(hào)，回流基本沿最近的地線返回；但高速信號(hào)的回流會(huì)緊貼著信號(hào)線分布，回流路徑被人為隔斷的話，信號(hào)質(zhì)量會(huì)嚴(yán)重惡化。保持回流路徑暢通，是高速設(shè)計(jì)的基本要求。

三、高速信號(hào)布線要點(diǎn)

高速信號(hào)布線的要求比普通信號(hào)嚴(yán)格得多，這里重點(diǎn)說(shuō)三個(gè)關(guān)鍵點(diǎn)。

差分對(duì)布線，核心就兩個(gè)字——等長(zhǎng)。差分信號(hào)靠?jī)陕沸盘?hào)的差值傳輸數(shù)據(jù)，任何時(shí)間差都會(huì)導(dǎo)致誤判。一般要求長(zhǎng)度誤差控制在5mil以內(nèi)，耦合度要保持一致，間距忽大忽小是大忌。差分對(duì)要優(yōu)先布線，優(yōu)先規(guī)劃走向，盡量走直線，拐彎時(shí)用45度而不要用直角。

蛇形走線是用來(lái)做等長(zhǎng)匹配的，但用它需要謹(jǐn)慎。蛇形線的線間距要足夠大，至少是走線寬度的3倍，不然會(huì)引入額外的串?dāng)_。高速差分對(duì)如USB、PCIe、DDR等，協(xié)議規(guī)范里對(duì)走線有明確要求，不能隨意發(fā)揮。見(jiàn)過(guò)有人把蛇形走線用在普通信號(hào)上做裝飾，其實(shí)完全沒(méi)必要。

高速信號(hào)的跨分割問(wèn)題特別要重視。走線穿過(guò)電源分割或者地平面缺口，回流路徑被迫繞行，感抗增大，信號(hào)質(zhì)量肯定受影響。如果實(shí)在避不開(kāi)跨分割，可以在分割邊界上加濾波電容，給回流一個(gè)就近返回的通道。

四、電源地平面設(shè)計(jì)

電源地平面是PCB的血管和神經(jīng)網(wǎng)絡(luò)，設(shè)計(jì)好壞直接影響整機(jī)性能。

去耦電容的布局，看似簡(jiǎn)單，其實(shí)講究不少。電容要盡量靠近芯片電源引腳放置，走線要粗短，減少寄生電感。多個(gè)電容并聯(lián)時(shí)，從芯片引腳往外，容值依次從小到大排列，因?yàn)樾‰娙莸囊€電感更小，應(yīng)該放在最靠近芯片的位置?，F(xiàn)在的芯片越來(lái)越高密化，0402的電容裝配難度不小，0201更考驗(yàn)焊接水平，封裝選擇要權(quán)衡好。

分割地平面的處理是數(shù)?；旌想娐返慕?jīng)典難題。分割確實(shí)可以隔離不同地之間的干擾，但如果處理不當(dāng)，反而會(huì)把問(wèn)題弄得更糟。分割線上的信號(hào)跨越要小心處理，在跨越處加濾波電容是常用的做法。分割后的地最終要連在一起，單點(diǎn)連接的位置要選在濾波器附近，而不是隨便找個(gè)地方短接。

說(shuō)起來(lái)，電源完整性和信號(hào)完整性其實(shí)是分不開(kāi)的。電源分配網(wǎng)絡(luò)的設(shè)計(jì)目標(biāo)，是讓每個(gè)芯片的電源引腳看到的阻抗足夠低。芯片手冊(cè)里的去耦要求要逐條滿足，大電流路徑上的走線要寬而短，大電流平面要完整。有時(shí)候調(diào)試遇到莫名其妙的噪聲問(wèn)題，查到最后發(fā)現(xiàn)就是電源平面不完整惹的禍。

五、常見(jiàn)踩坑案例

理論說(shuō)再多，不如看幾個(gè)真實(shí)案例。這里分享三個(gè)印象深刻的教訓(xùn)。

案例一：DDR3內(nèi)存不穩(wěn)定

項(xiàng)目調(diào)試階段，DDR3讀寫總是出現(xiàn)隨機(jī)錯(cuò)誤。查了很久發(fā)現(xiàn)，數(shù)據(jù)線走線長(zhǎng)度差超過(guò)100mil，而且有幾根線跨過(guò)了相鄰層的電源分割區(qū)域。重新規(guī)劃布局，確保等長(zhǎng)繞線全部在完整地平面上走，問(wèn)題解決。

案例二：USB通信丟包

USB2.0高速模式丟包率居高不下，檢查發(fā)現(xiàn)差分對(duì)長(zhǎng)度差達(dá)到80mil，而且走線經(jīng)過(guò)一個(gè)電源分割缺口。調(diào)整布線把長(zhǎng)度差控制在10mil以內(nèi)，繞過(guò)分割區(qū)域，丟包問(wèn)題消失。

案例三：產(chǎn)品EMC超標(biāo)

某產(chǎn)品認(rèn)證測(cè)試時(shí)輻射超標(biāo)，集中在200MHz到500MHz頻段。追蹤發(fā)現(xiàn)是一根時(shí)鐘信號(hào)走線太長(zhǎng)且沒(méi)有包地處理，連接器附近的地平面也被挖掉了部分。優(yōu)化方案是縮短走線、加包地、加強(qiáng)連接器處的接地，輻射值降低超過(guò)15dB。

六、實(shí)戰(zhàn)避坑清單

最后總結(jié)一份實(shí)用的檢查清單，供大家對(duì)照參考。

布局階段檢查項(xiàng)

1. 模塊分區(qū)是否清晰，數(shù)字、模擬、電源區(qū)域是否有效隔離

2. 熱設(shè)計(jì)是否考慮周全，熱敏感器件位置是否合理

3. 晶振下方是否走有信號(hào)線，周圍地銅皮是否完整

4. 大電流路徑是否最短，電源入口位置是否合適

布線階段檢查項(xiàng)

1. 高速信號(hào)是否優(yōu)先布線，等長(zhǎng)匹配是否滿足要求

2. 差分對(duì)長(zhǎng)度差是否控制在5mil以內(nèi)，間距是否一致

3. 是否有走線跨越分割區(qū)域，回流路徑是否完整

4. 關(guān)鍵信號(hào)間距是否足夠，是否有串?dāng)_風(fēng)險(xiǎn)

電源設(shè)計(jì)檢查項(xiàng)

1. 去耦電容是否緊鄰芯片電源引腳，走線是否粗短

2. 大電流電源和地走線是否足夠?qū)捲?/p>

3. 電源平面和地平面是否盡量完整

4. 分割地平面的單點(diǎn)連接位置是否合理

一點(diǎn)心得：PCB布局布線沒(méi)有標(biāo)準(zhǔn)答案，不同產(chǎn)品、不同芯片、不同速率要求，對(duì)應(yīng)不同的設(shè)計(jì)策略。經(jīng)驗(yàn)很重要，但更重要的是理解背后的原理。遇到問(wèn)題多問(wèn)幾個(gè)為什么，比死記硬背規(guī)則有用得多。