近日，由阿里巴巴達(dá)摩院主辦的2026玄鐵RISC-V生態(tài)大會(huì)在上海舉行。高通、Arteris、Canonical、SHD Group、海爾、中興通訊等全球數(shù)百家產(chǎn)學(xué)研機(jī)構(gòu)齊聚一堂，分享RISC-V前沿實(shí)踐。作為無(wú)劍聯(lián)盟的重要成員，Arteris與達(dá)摩院玄鐵團(tuán)隊(duì)保持著深度的戰(zhàn)略合作關(guān)系，雙方致力于為RISC-V生態(tài)提供高性能、可復(fù)用的系統(tǒng)IP解決方案。

會(huì)上，阿里巴巴達(dá)摩院發(fā)布了刷新全球性能紀(jì)錄的高性能RISC-V CPU玄鐵C950，并推出兩大RISC-V原生AI引擎，促進(jìn)高性能通用算力與AI算力融合。中國(guó)工程院院士倪光南在大會(huì)現(xiàn)場(chǎng)表示：“RISC-V誕生十五年來(lái)走出了一條令人驚嘆的高速發(fā)展之路，正從‘備選’迅速地走向‘主流’?！?/p>

在這場(chǎng)RISC-V生態(tài)的年度盛會(huì)上，Arteris總裁兼首席執(zhí)行官K. Charles Janac受邀登臺(tái)，他的演講直擊芯片設(shè)計(jì)中最核心卻最容易被忽視的環(huán)節(jié)——數(shù)據(jù)移動(dòng)。

Charlie在演講中指出：半導(dǎo)體芯片有三個(gè)核心功能——

• 處理器負(fù)責(zé)數(shù)據(jù)計(jì)算（data processing/compute）

• 存儲(chǔ)器負(fù)責(zé)數(shù)據(jù)存儲(chǔ)(data storage)

• Network-on-Chip（NoC）負(fù)責(zé)數(shù)據(jù)移動(dòng)（data movement）

三者缺一不可。但很多時(shí)候，大家只盯著前兩項(xiàng)，而數(shù)據(jù)如何在芯片內(nèi)部高效移動(dòng)，反而成了性能瓶頸。

“優(yōu)化數(shù)據(jù)移動(dòng)，直接決定芯片的功能、性能和功耗效率?！?Charlie說(shuō)道。

而這，正是Arteris深耕多年的領(lǐng)域。

與玄鐵的合作：

Ncore擔(dān)綱核心，

構(gòu)建完整系統(tǒng)IP矩陣

Arteris 與玄鐵的合作遠(yuǎn)非單一產(chǎn)品的簡(jiǎn)單適配那么簡(jiǎn)單。查理在演講中展示的架構(gòu)圖便清晰地揭示了這一點(diǎn)：Ncore 緩存一致性片上網(wǎng)絡(luò) IP 正是雙方合作的核心——它負(fù)責(zé)在多核 CPU 集群、系統(tǒng)級(jí)緩存與內(nèi)存控制器之間建立高效的通信橋梁，從而保障數(shù)據(jù)在多核間的流暢移動(dòng)。

在此基礎(chǔ)上，Arteris 還為玄鐵生態(tài)系統(tǒng)提供了完整的系統(tǒng) IP 支持：

• Flex系列NoC IP(FlexGen/

  FlexNoC/FlexWay)作為非一致性互連IP，連接PCIe、DDR控制器、無(wú)線通信、功能安全模塊、顯示接口等各類外設(shè)

• CodaCache作為最后一級(jí)緩存，有效降低對(duì)主存的訪問(wèn)延遲

• Magillem 解決方案(Connectivity、Registers、Packaging)實(shí)現(xiàn)IP封裝、系統(tǒng)組裝到寄存器管理的自動(dòng)化

這套組合拳，讓玄鐵CPU能夠充分發(fā)揮性能潛力。Charlie在演講中詳細(xì)闡述了雙方合作的量化成果：

我們一直與玄鐵團(tuán)隊(duì)緊密合作，在多個(gè)RISC-V核心上驗(yàn)證了Ncore的互操作性，確保在ACE協(xié)議和最新的CHI協(xié)議實(shí)現(xiàn)上保持一致。這次合作證實(shí)了Ncore強(qiáng)大的系統(tǒng)可擴(kuò)展性，從異構(gòu)多集群設(shè)計(jì)到高性能CHI配置均能勝任。在C908、C920和R908等核心的配合下，Ncore最高可支持4個(gè)集群，實(shí)現(xiàn)約8.65 GB/s/GHz（歸一化系統(tǒng)帶寬，取決于配置）的系統(tǒng)帶寬和約120周期的延遲；在C930平臺(tái)上，Ncore最高可擴(kuò)展至16個(gè)核心，在擴(kuò)展配置下（跨集群聚合）系統(tǒng)帶寬約為30 GB/s/GHz，互連延遲約110個(gè)周期（取決于拓?fù)浣Y(jié)構(gòu)，不含DRAM訪問(wèn)）。

這些結(jié)果充分展示了Ncore在廣泛的RISC-V系統(tǒng)中提供高效、高帶寬、低延遲互聯(lián)性能的能力?！?/p>

這意味著什么？以Ncore為核心的這套預(yù)驗(yàn)證系統(tǒng)IP組合，讓RISC-V SoC設(shè)計(jì)團(tuán)隊(duì)能夠預(yù)期性能，風(fēng)險(xiǎn)大幅降低。

Ncore：

緩存一致性互連的“核心引擎”

那么，作為此次合作核心的 Ncore 到底是什么？

Ncore 是一款基于多年量產(chǎn)驗(yàn)證的緩存一致性片上網(wǎng)絡(luò) IP，同時(shí)支持 Arm、RISC-V 及其他架構(gòu)。其關(guān)鍵優(yōu)勢(shì)可歸納為三個(gè)關(guān)鍵詞：

1. 可擴(kuò)展
從嵌入式小系統(tǒng)到多芯粒、數(shù)百億晶體管的大設(shè)計(jì)，Ncore都能輕松承載。支持最多4個(gè)芯粒的緩存一致性擴(kuò)展，每鏈路帶寬高達(dá)4×128 GB/s。

2. 可配置
同時(shí)支持CHI-E、CHI-B、ACE等主流一致性協(xié)議，新舊IP都能“和平共處”。AXI非一致性代理也能無(wú)縫接入。

3. 功能安全
通過(guò)ISO 26262 ASIL D認(rèn)證，自動(dòng)生成FMEDA數(shù)據(jù)，功能安全設(shè)計(jì)不再“頭大”。

更值得一提的是，Ncore支持Mesh拓?fù)浣Y(jié)構(gòu)的物理拼接（tiling）——像搭積木一樣，最多可集成256個(gè)CPU（以8核集群為單位），設(shè)計(jì)、驗(yàn)證、物理實(shí)現(xiàn)的時(shí)間都大大縮短。

正是憑借這些特性，Ncore才能在玄鐵生態(tài)中扮演“中樞神經(jīng)”的角色，讓多核RISC-V系統(tǒng)實(shí)現(xiàn)高帶寬、低延遲的緩存一致性互聯(lián)。

從“連接”到“共贏”

在玄鐵生態(tài)大會(huì)的展臺(tái)上，不少客戶都提到了一個(gè)共同感受：以前做多核RISC-V芯片，光解決緩存一致性問(wèn)題就要花幾個(gè)月?，F(xiàn)在有了以Ncore為核心的這套完整系統(tǒng)IP——配合FlexNoC、CodaCache、Magillem——可以把精力集中在核心業(yè)務(wù)上。

“我們的目標(biāo)很簡(jiǎn)單：降低風(fēng)險(xiǎn)、連接IP、統(tǒng)一系統(tǒng)?！?/strong>Charlie在演講結(jié)尾這樣總結(jié)。

而這，也正是Arteris與玄鐵合作的縮影——讓RISC-V的高性能之路，走得更穩(wěn)、更快。

RISC-V正在向服務(wù)器、AI加速器、汽車等高性能場(chǎng)景加速邁進(jìn)。當(dāng)大家都在卷主頻、卷算力時(shí)，別忘了——數(shù)據(jù)怎么“跑”，同樣決定了一顆芯片的上限。而Ncore，正是那個(gè)在幕后保障數(shù)據(jù)高效流動(dòng)的“核心引擎”。

如果你正在規(guī)劃下一代RISC-V SoC，希望兼顧高性能與快速上市，不妨了解一下以Ncore為核心的Arteris系統(tǒng)IP組合——這套已經(jīng)在玄鐵生態(tài)中得到驗(yàn)證的解決方案。