西門子 Tessent Analog Test軟件是一款突破性的 IC 測(cè)試解決方案，可實(shí)現(xiàn)模擬元器件測(cè)試向量生成的完全自動(dòng)化，類似于數(shù)字電路所采用的傳統(tǒng) ATPG 方法。該軟件是模擬電路測(cè)試領(lǐng)域的重大突破，可提供業(yè)內(nèi)此前未有的自動(dòng)化能力與效率。Tessent Analog Test 解決了行業(yè)內(nèi)長(zhǎng)期存在的一大難題：模擬電路測(cè)試的耗時(shí)性。相較于傳統(tǒng)方法，該工具可將測(cè)試時(shí)間減少高達(dá)100倍，同時(shí)可實(shí)現(xiàn)出色的測(cè)試覆蓋率，并有效節(jié)省測(cè)試成本。

Tessent 擁有眾多確定性 ATPG 和系統(tǒng)內(nèi)測(cè)試解決方案。系統(tǒng)內(nèi)嵌入式確定性測(cè)試（In-System Embedded Deterministic Test）解決方案基于 Tessent SSN 與 Tessent In-System Test 技術(shù)的結(jié)合，通過 IST 控制器，借助 SSN 實(shí)現(xiàn)確定性測(cè)試向量的生成與重定向。數(shù)據(jù)傳輸協(xié)議可采用SSN并行數(shù)據(jù)總線，或特殊SSN模式下運(yùn)行單條數(shù)據(jù)通路。Tessent In-System Test 技術(shù)可滿足所有系統(tǒng)內(nèi)測(cè)試需求，作為其前代產(chǎn)品 Tessent MissionMode 的超集，該技術(shù)可用于 IS-EDT 的實(shí)現(xiàn)，支持 IST 控制器（ISTC）的 AXI 從屬接口，可用于測(cè)試安全關(guān)鍵型汽車應(yīng)用、數(shù)據(jù)中心應(yīng)用及網(wǎng)絡(luò)設(shè)計(jì)。

為助力工程師朋友們?cè)趶?fù)雜 SoC 的 DFT 領(lǐng)域?qū)崿F(xiàn)飛躍，提高工程效率，進(jìn)一步降低測(cè)試成本，加速良率提升，并在整個(gè)芯片生命周期內(nèi)提高質(zhì)量和可靠性，EETOP聯(lián)合西門子EDA，為大家要來了這份詳盡且全面的 Tessent 工具資料包。資料內(nèi)容涵蓋15份PDF資料：

• Tessent 芯片生命周期解決方案
• Tessent AnalogTest
• Tessent LogicBIST
• Tessent MemoryBIST
• Tessent In-System Test 通過采用高質(zhì)量確定性測(cè)試向量，有效提升系統(tǒng)內(nèi)與現(xiàn)場(chǎng)測(cè)試的覆蓋率和可靠性
• Streaming Scan Network：無折衷的分組測(cè)試
• 利用動(dòng)態(tài)分割將批量掃描診斷的吞吐量提高 10 倍
• 利用內(nèi)建自測(cè)試滿足 ISO 26262 安全要求
• 利用系統(tǒng)級(jí)數(shù)據(jù)來優(yōu)化眾核 AI 和 ML 芯片
• 利用先進(jìn)的 DFT 和芯片調(diào)通加速 AI 芯片設(shè)計(jì)
• 利用先進(jìn)的 DFT 實(shí)現(xiàn)競(jìng)爭(zhēng)力最大化
• 使用 Tessent 增強(qiáng)安全性
• 使用診斷驅(qū)動(dòng)的良率分析克服系統(tǒng)性良率限制因素
• 適用于汽車市場(chǎng)的 IC 測(cè)試解決方案
• 易于實(shí)現(xiàn)且全面的 3D 堆疊裸片器件可測(cè)試性設(shè)計(jì)

掃碼申請(qǐng)資料

部分資料截圖