記者12月23日從中國科學(xué)技術(shù)大學(xué)獲悉，該校學(xué)者潘建偉、朱曉波、彭承志、陳福升等，基于“祖沖之3.2號(hào)”在特定范圍內(nèi)實(shí)現(xiàn)了低于糾錯(cuò)閾值的量子糾錯(cuò)，使我國在量子計(jì)算領(lǐng)域達(dá)到“低于閾值，越糾越對”的關(guān)鍵里程碑，開辟了一條更為高效的新路徑，為未來大規(guī)模容錯(cuò)量子計(jì)算奠定關(guān)鍵技術(shù)基礎(chǔ)。該成果于12月22日以封面論文和“編輯推薦”的形式發(fā)表在《物理評論快報(bào)》。

量子計(jì)算機(jī)很容易出錯(cuò)，這限制了它們在特定任務(wù)上超越經(jīng)典計(jì)算機(jī)的潛力。要想讓量子計(jì)算機(jī)從實(shí)驗(yàn)室的原型機(jī)走向?qū)嵱没?，必須通過量子糾錯(cuò)來抑制量子比特的錯(cuò)誤率，以滿足大規(guī)模集成的要求，從而實(shí)現(xiàn)容錯(cuò)通用量子計(jì)算機(jī)。

表面碼是目前最成熟的量子糾錯(cuò)方案之一。中國科大超導(dǎo)量子計(jì)算研究團(tuán)隊(duì)在國際上較早布局表面碼量子糾錯(cuò)研究。2022年，研究團(tuán)隊(duì)基于“祖沖之2號(hào)”超導(dǎo)量子處理器率先實(shí)現(xiàn)了碼距為3的表面碼邏輯量子比特，首次驗(yàn)證了表面碼方案的可行性。

今年2月，美國谷歌團(tuán)隊(duì)利用其“垂柳”處理器，在碼距為7的表面碼上實(shí)現(xiàn)了低于閾值的邏輯比特。然而，該技術(shù)路線對量子處理器的芯片架構(gòu)施加了較多約束。同時(shí)，隨著量子比特?cái)?shù)擴(kuò)展，這種方案在極低溫環(huán)境下需要復(fù)雜的布線，硬件資源開銷極大。

此次中國科大團(tuán)隊(duì)基于107比特“祖沖之3.2號(hào)”量子處理器，提出并成功實(shí)踐了一種全新的全微波量子態(tài)泄漏抑制架構(gòu)，實(shí)現(xiàn)了碼距為7的表面碼邏輯比特。實(shí)驗(yàn)結(jié)果顯示，邏輯錯(cuò)誤率隨碼距增加顯著下降，系統(tǒng)成功達(dá)到了“越糾越對”的目標(biāo)。

同時(shí)，這種架構(gòu)在硬件效率和擴(kuò)展性上較谷歌的技術(shù)路線具有顯著優(yōu)勢，為未來構(gòu)建百萬比特級量子計(jì)算機(jī)提供了一種更具優(yōu)勢的解決方案。