來源：光子盒

量子糾錯（QEC）被認為是實現容錯通用量子計算機的必要條件，其通過將邏輯量子比特編碼到多個物理量子比特中實現糾錯。目前，表面碼是最成熟的量子糾錯方案之一。通過表面碼將多個物理量子比特編碼成一個邏輯量子比特，原理上隨著物理比特數目（即碼距）的增加，邏輯比特的錯誤率能夠不斷降低。

在谷歌willow實現低于糾錯閾值的量子糾錯后，差不多一年的時間，我國科研團隊基于107比特“祖沖之3.2號”量子處理器，結合“全微波量子態(tài)泄漏抑制架構”，實現了碼距為7的表面碼邏輯比特，邏輯錯誤率隨碼距增加顯著下降，錯誤抑制因子達到1.4。

在量子糾錯的術語中，錯誤抑制因子意味著邏輯錯誤隨碼距增加而受抑制，且錯誤抑制因子越大，抑制效果越呈指數級增強。這表明，中國的量子糾錯在糾錯閾值之下，實現了“越糾越對”，為更先進的量子糾錯實現鋪平了道路。

12月22日，中國科學技術大學、合肥微尺度物質科學國家研究中心、中國科學院量子信息與量子科技創(chuàng)新研究院上�？茖W研究中心、合肥國家實驗室、科大國盾量子技術股份有限公司、河南省量子信息與量子密碼重點實驗室、濟南量子技術研究院、西安電子科技大學組成的研究團隊在《Physical Review Letters》期刊上發(fā)表題為“Experimental Quantum Error Correction below the Surface Code Threshold via All-Microwave Leakage Suppression”（通過全微波泄漏抑制實現表面碼閾值以下的實驗量子糾錯）的研究論文，Tan He、Weiping Lin、Rui Wang、Yuan Li為論文共同第一作者，潘建偉院士、彭承志院士、朱曉波、陳福升、陸朝陽等亦參與此項工作。

同時，該成果還以封面論文和“編輯推薦（Editors’Suggestion）”的形式發(fā)表于《Physical Review Letters》期刊，美國物理學會《物理》欄目進行了專題報道。審稿人對該工作給予了高度評價，認為這是一項“雄心勃勃且令人印象深刻的研究”，“確立了泄漏抑制的系統藍圖”。

全微波量子態(tài)泄漏抑制架構

2024年底，谷歌開發(fā)了直流脈沖量子態(tài)泄漏抑制方法，基于105比特“willow”處理器實現了碼距為7的表面碼邏輯比特，首次實現了低于糾錯閾值的量子糾錯。這一方法雖有效，但存在明顯的缺點，它要求諧振腔頻率必須低于量子比特頻率，這限制了處理器架構設計的靈活性，且在大規(guī)模擴展時，所需的低頻控制線布線復雜，硬件開銷巨大。

我國科研團隊此次的突破性貢獻在于，他們提出并完整驗證了一套全新的“全微波泄漏抑制架構”，在“祖沖之3.2號”處理器上實現了更高效、約束更少的泄漏管理。

• “祖沖之3.2號”處理器

“祖沖之3.2號”處理器擁有107個量子比特，其核心性能參數為此次突破奠定了堅實基礎：

-平均單比特門錯誤率：0.089%

-平均兩比特CZ門錯誤率：0.543%

-快速并行讀取錯誤率（~300ns內）：0.95%

這些指標的綜合表現，使得物理錯誤率已具備了沖擊表面碼糾錯閾值的條件。

• 全微波泄漏抑制架構

“全微波泄漏抑制架構”，即將面向數據量子比特的泄漏減少單元（LRU）與面向輔助量子比特的快速無條件重置（RST）有機集成，形成了一套無需額外硬件開銷、兼容規(guī)�；瘮U展的糾錯解決方案。

該架構的核心創(chuàng)新在于針對不同類型量子比特的特性，設計了互補的泄漏處理機制。

對于數據量子比特，研究團隊采用f-LRU模塊。通過精準的微波驅動激活特定邊帶躍遷，將泄漏到非計算態(tài)（|f?）的量子布居數通過諧振器耗散通道，高效轉移回計算子空間（|e0?），整個過程無需破壞編碼信息，實現“糾錯不損信”。

對于輔助量子比特，研究團隊設計了RST模塊。先通過與數據量子比特相同的f-LRU過程清除|f?態(tài)泄漏，再通過額外的e-RST步驟將激發(fā)態(tài)（|e0?）布居數進一步轉移至基態(tài)（|g0?），實現輔助量子比特的完全重置，為下一輪糾錯周期做好準備。這種差異化設計既保證了數據量子比特的信息完整性，又確保了輔助量子比特的潔凈度，從源頭阻斷了泄漏誤差的累積。

圖：量子處理器架構和全微波泄漏減少方案。(a)量子處理器示意圖（從107個量子比特中選取97個，可實現距離7、5、3的表面碼）；(b)傳輸子量子比特能級圖（標注基態(tài)g、激發(fā)態(tài)e、泄漏態(tài)f及諧振器光子數）；(c)參數磁通調制原理（微波驅動對量子比特頻率的調制機制）；(d)表面碼穩(wěn)定器單周期時序圖（展示LRU、RST與測量、門操作的并行集成）。

直流脈沖量子態(tài)泄漏抑制vs全微波量子態(tài)泄漏抑制

泄漏抑制模塊的設計直接影響量子處理器的硬件復雜度與資源利用率，兩者存在顯著差異。

谷歌的核心方案是數據量子比特泄漏消除（DQLR），通過基帶磁通脈沖動態(tài)調節(jié)量子比特頻率，使其暫時與“有損耗的讀出諧振器”共振；利用諧振器的高衰減率（κ?），通過SWAP量子操作將數據量子比特中泄漏到|f?態(tài)的粒子數轉移到諧振器，最終耗散到環(huán)境中。為實現有效共振，必須滿足諧振器頻率低于量子比特頻率（f_res

同時，為實現數據量子比特泄漏消除，谷歌在表面碼架構中引入專用泄漏消除量子比特，形成“數據量子比特-測量量子比特-泄漏消除量子比特”的三元結構。

我國的科研團隊將泄漏抑制模塊LRU與RST完全集成到表面碼固有操作中，通過微波驅動激活特定邊帶躍遷，將泄漏粒子數“送回”計算子空間（|g?-|e?），而非直接耗散。這一架構無需依賴磁通脈沖或頻率共振耗散，僅通過微波調控即可完成，且與量子比特-諧振器頻率關系無關（無需f_res 。相較于谷歌的方案而言，無任何額外空間或時間開銷，實現零冗余設計。具體來看：

時間上，數據比特的LRU操作與輔助比特的測量（M）和RST操作完全并發(fā)執(zhí)行。同時，數據比特在此期間還受到動態(tài)解耦序列的保護。這意味著，整套強大的泄漏抑制機制被無縫嵌入到表面碼的穩(wěn)定子測量周期中，沒有增加任何額外的循環(huán)時間。

空間上，該方案復用已有的讀出諧振腔作為耗散通道，無需引入任何專用的“泄漏移除比特”或額外硬件，極大節(jié)省了芯片空間。

校準上，面對97個量子比特大規(guī)模并行操作帶來的頻率擁擠和微波串擾挑戰(zhàn)，研究團隊開發(fā)了高效的標定協議。通過將LRU/RST的驅動頻率作為新的約束條件，與門操作、讀出頻率一同進行全局優(yōu)化分配，并采用時序解耦的脈沖結構，實現了全芯片范圍內高性能泄漏抑制參數的快速、精確標定。

驗證閾值突破

研究團隊基于“祖沖之3.2號”，采用方形晶格排列的頻率可調傳輸子量子比特，通過可調耦合器實現近鄰連接，專門針對表面碼操作優(yōu)化設計。本研究選取了97個高性能量子比特，構建了完整的距離為7的表面碼系統，同時包含多個距離為3和5的子系統，用于對比驗證糾錯性能的標度特性。

大規(guī)模量子系統中，微波串擾和頻率擁擠是制約泄漏抑制效果的關鍵難題。為解決這一問題，研究團隊開發(fā)了一套高效的規(guī)�；蕝f議。

一方面，將LRU和RST的驅動頻率納入全局頻率優(yōu)化體系，與單量子比特門、雙量子比特門及讀出頻率協同調整，徹底避免頻率沖突；另一方面，將RST的兩步躍遷解耦為獨立的連續(xù)階段，通過分步校準實現控制參數的精準調諧，顯著降低了波形復雜度和串擾影響。

對于輔助量子比特的RST模塊，研究團隊通過兩階段校準，將|e?態(tài)和|f?態(tài)的殘余布居數分別抑制到7×10?3和2×10??以下。

對于數據量子比特的LRU模塊，針對長脈沖驅動的動力學特性，采用“目標抑制率”校準準則，實現了95%的泄漏抑制效果，既保證了糾錯性能，又避免了過度驅動引入的額外誤差。

圖：RST和LRU的校準與基準測試。(a)f-LRU校準流程（粗掃頻移擬合、細掃幅度優(yōu)化）；(b)e-RST校準流程；(c)并行基準測試結果（97個量子比特的殘余泄漏布居數隨輪次變化）；(d)交錯RB驗證（LRU+DD與DD-only的誤差對比）。

實驗結果顯示，全微波架構的泄漏抑制效果超出預期：

在40個量子糾錯周期后，系統的平均泄漏布居數被抑制至6.4(5)×10??，較無抑制方案降低了72倍，成功阻斷了泄漏誤差的時空擴散。更重要的是，泄漏的有效抑制使得系統突破了糾錯閾值。距離為7的表面碼實現了1.40(6)的邏輯誤差抑制因子（Λ），這意味著當編碼距離從d增加到d+2時，邏輯誤差率會被抑制1.4倍，徹底逆轉了未抑制泄漏時Λ<1的誤差放大趨勢。

圖：距離為7的表面碼執(zhí)行過程中的泄漏抑制。(a)不同緩解策略（無抑制、僅LRU、僅RST、完全抑制）下，數據/輔助量子比特的平均泄漏布居數隨QEC周期變化曲線；(b)泄漏布居數的空間分布圖（對比無抑制與完全抑制的時空擴散差異）。

研究團隊還通過對比不同編碼距離的性能驗證了標度特性。距離為3、5、7的表面碼邏輯誤差率分別為1.532(2)%、1.012(2)%和0.783(3)%，呈現出單調遞減的趨勢，這正是閾值以下運行的核心特征，即邏輯誤差率隨編碼規(guī)模擴大而持續(xù)降低。

實驗中，邏輯保真度的衰減遵循單指數規(guī)律，表明每個糾錯周期的邏輯誤差率保持穩(wěn)定，為長時間量子存儲和復雜量子計算奠定了基礎。

誤差預算分析顯示，在采用全微波泄漏抑制方案后，泄漏誤差已不再是系統的主導誤差源，當前性能主要受限于雙量子比特CZ門的不保真度。這一發(fā)現為后續(xù)優(yōu)化指明了方向，也證明了泄漏抑制是突破糾錯閾值的關鍵所在。

圖：泄漏緩解提升表面碼邏輯性能。(a)不同緩解策略下距離7表面碼的邏輯保真度隨QEC周期變化；(b)距離3、5、7表面碼（完全抑制）的邏輯保真度曲線；(c)邏輯誤差率隨表面碼距離的標度擬合（實驗值Λ=1.40，模擬值Λ=1.56）；(d)系統誤差預算分析（泄漏、CZ門、測量等誤差源貢獻占比）。

量子糾錯的下半場

跨越糾錯閾值是量子糾錯的第一步。我國科研團隊的這項研究成果證明，中國在量子糾錯這一核心賽道上，已經具備了與全球頂尖團隊同步突破、同臺競技的實力，為我國搶占量子科技制高點提供了重要支撐。

此前，谷歌采用直流脈沖量子態(tài)泄漏抑制方法，驗證了通過主動泄漏抑制實現閾值下運行的可行性，確立了糾錯路線圖。

但是現在，我國科研團隊提出的全微波量子態(tài)泄漏抑制架構，在達到同等里程碑的同時，提供了一條硬件效率更高、可能更利于百萬比特級擴展的替代路徑，構建了規(guī)�；孔蛹m錯的“通用藍圖”。

可見，“越糾越對”的時代已經開啟，容錯量子計算的來臨，比我們預想的更近。

此外，論文顯示，這項成果由來自7家科研單位的超百名科研人員共同完成，凸顯了我國科研人員團結一致、共同為量子科技發(fā)展的鉆研奉獻精神，相信在他們的努力下，我國的量子科技將繼續(xù)加速前進。

[1]https://journals.aps.org/prl/abstract/10.1103/rqkg-dw31

[2]https://mp.weixin.qq.com/s/WM9J1OSquzo4fMVApSBjnA

[3]https://mp.weixin.qq.com/s/s_Oy8hSKzY6K2MTu7EgKNA

[4]https://www.nature.com/articles/s41586-024-08449-y

閱讀最新前沿科技趨勢報告，請訪問歐米伽研究所的“未來知識庫”

https://wx.zsxq.com/group/454854145828

未來知識庫是“ 歐米伽 未來研究所”建立的在線知識庫平臺，收藏的資料范圍包括人工智能、腦科學、互聯網、超級智能，數智大腦、能源、軍事、經濟、人類風險等等領域的前沿進展與未來趨勢。目前擁有超過8000篇重要資料。每周更新不少于100篇世界范圍最新研究資料。 歡迎掃描二維碼或訪問https://wx.zsxq.com/group/454854145828進入。