公眾號(hào)記得加星標(biāo)??，第一時(shí)間看推送不會(huì)錯(cuò)過(guò)。

基于二維材料的二維晶體管已在學(xué)術(shù)界和研究實(shí)驗(yàn)室中展示了十余年，但由于這些演示依賴(lài)于小尺寸晶圓、定制研究工具和脆弱的工藝步驟，因此均無(wú)法與大規(guī)模半導(dǎo)體制造兼容。然而，本周，英特爾晶圓代工和imec聯(lián)合展示了適用于300毫米晶圓的關(guān)鍵工藝模塊集成，用于制造二維場(chǎng)效應(yīng)晶體管（2DFET），這表明二維材料和2DFET正朝著現(xiàn)實(shí)應(yīng)用邁進(jìn)。

現(xiàn)代領(lǐng)先的邏輯工藝技術(shù)——例如英特爾的18A、三星的SF3E和臺(tái)積電的N2——都依賴(lài)于環(huán)柵（GAA）器件，而所有領(lǐng)先的芯片制造商也在開(kāi)發(fā)互補(bǔ)型場(chǎng)效應(yīng)晶體管（CFET），通過(guò)垂直堆疊晶體管來(lái)進(jìn)一步提升密度，使其超越GAA的極限。CFET被認(rèn)為是環(huán)柵晶體管的下一個(gè)發(fā)展階段，預(yù)計(jì)將在未來(lái)十年內(nèi)問(wèn)世。然而，英特爾和其他芯片制造商認(rèn)為，持續(xù)的微縮最終會(huì)將硅溝道推向物理極限，屆時(shí)由于尺寸過(guò)小，靜電控制和載流子遷移率都會(huì)下降。為了解決這個(gè)問(wèn)題，業(yè)界正在越來(lái)越多地評(píng)估二維材料，這種材料可以形成僅有幾個(gè)原子厚的溝道，同時(shí)保持強(qiáng)大的電流控制能力。

英特爾和Imec在IDM會(huì)議上發(fā)表了一篇論文，詳細(xì)介紹了他們?cè)谶^(guò)渡金屬二硫化物（TMD）領(lǐng)域的研究成果。在展示的結(jié)構(gòu)中，WS?和MoS?被用作n型晶體管，而WSe?則用作p型溝道材料。盡管這些化合物已被研究多年，但主要挑戰(zhàn)在于如何將它們集成到300毫米晶圓制造流程中，同時(shí)避免損壞脆弱的溝道，或依賴(lài)于在大規(guī)模生產(chǎn)環(huán)境中無(wú)法可靠執(zhí)行的工藝步驟。

英特爾和imec聯(lián)合推出的核心創(chuàng)新是一種與晶圓廠兼容的觸點(diǎn)和柵堆疊集成方案。英特爾生長(zhǎng)出高質(zhì)量的二維層，并在其上覆蓋一層由AlOx、HfO?和SiO?組成的多層堆疊結(jié)構(gòu)。然后，通過(guò)精確控制的選擇性氧化物蝕刻（該工藝在概念上與傳統(tǒng)互連制造工藝類(lèi)似），形成鑲嵌式頂部觸點(diǎn)。這一步驟保護(hù)了底層二維溝道的完整性，而這些溝道對(duì)污染和物理?yè)p傷高度敏感。

這種鑲嵌式頂部接觸方法解決了二維場(chǎng)效應(yīng)晶體管（2DFET）開(kāi)發(fā)中最棘手的挑戰(zhàn)之一：利用與生產(chǎn)工具兼容的工藝形成低電阻、可擴(kuò)展的接觸。除了接觸之外，英特爾和imec還展示了可制造的柵堆疊模塊，這長(zhǎng)期以來(lái)一直是阻礙二維器件實(shí)現(xiàn)產(chǎn)業(yè)化的主要障礙。

英特爾和imec的這項(xiàng)合作意義不在于能否立即實(shí)現(xiàn)產(chǎn)品化，因?yàn)榛诙S材料的二維晶體管屬于長(zhǎng)遠(yuǎn)發(fā)展，或許要到2030年代后半期甚至2040年代才能實(shí)現(xiàn)。這項(xiàng)工作的價(jià)值更多在于降低基于二維材料的芯片開(kāi)發(fā)和最終生產(chǎn)的風(fēng)險(xiǎn)。通過(guò)在生產(chǎn)級(jí)環(huán)境中驗(yàn)證觸點(diǎn)和柵極模塊，英特爾晶圓代工中心使客戶(hù)和內(nèi)部設(shè)計(jì)團(tuán)隊(duì)能夠使用實(shí)際且可擴(kuò)展的工藝假設(shè)來(lái)評(píng)估二維通道，而不是在理想化的實(shí)驗(yàn)室環(huán)境中進(jìn)行測(cè)試。這種方法旨在加速器件基準(zhǔn)測(cè)試、緊湊建模和早期設(shè)計(jì)探索。

目前，英特爾的策略是將二維材料視為一種未來(lái)選擇，以便在硅達(dá)到其最終極限之前對(duì)其進(jìn)行評(píng)估。通過(guò)與imec等合作伙伴共同開(kāi)發(fā)工藝，并盡早讓這些材料經(jīng)歷類(lèi)似晶圓廠的嚴(yán)格限制，英特爾希望盡早解決與其制造相關(guān)的挑戰(zhàn)，從而避免在最終需要新材料時(shí)出現(xiàn)后期意外情況。

對(duì)于英特爾晶圓代工而言，此次公告?zhèn)鬟f了兩個(gè)重要信息。首先，英特爾晶圓代工持續(xù)開(kāi)展長(zhǎng)期技術(shù)研發(fā)，這些技術(shù)在未來(lái)數(shù)年甚至數(shù)十年內(nèi)都將是半導(dǎo)體行業(yè)所需的關(guān)鍵技術(shù)，這意味著它將在2030年代或2040年代為半導(dǎo)體行業(yè)提供解決方案，因此是值得信賴(lài)的制造合作伙伴。其次，英特爾表明，即使在研發(fā)階段，新的晶體管概念也必須考慮到可制造性。

https://www.tomshardware.com/tech-industry/semiconductors/intel-shows-300-mm-fab-compatible-integration-of-2d-transistor-contacts-and-gate-stacks

（來(lái)源：編譯自tomshardware）

*免責(zé)聲明：本文由作者原創(chuàng)。文章內(nèi)容系作者個(gè)人觀點(diǎn)，半導(dǎo)體行業(yè)觀察轉(zhuǎn)載僅為了傳達(dá)一種不同的觀點(diǎn)，不代表半導(dǎo)體行業(yè)觀察對(duì)該觀點(diǎn)贊同或支持，如果有任何異議，歡迎聯(lián)系半導(dǎo)體行業(yè)觀察。

今天是《半導(dǎo)體行業(yè)觀察》為您分享的第4260期內(nèi)容，歡迎關(guān)注。

加星標(biāo)??第一時(shí)間看推送，小號(hào)防走丟

求推薦