本報(bào)告由Yole Group的分析師Vishal Saroha撰寫(xiě)，旨在闡述全球半導(dǎo)體行業(yè)背景下，高端性能先進(jìn)封裝（特別是2.5D和3D集成）以及共封裝光學(xué)（CPO）技術(shù)的發(fā)展現(xiàn)狀、市場(chǎng)趨勢(shì)和未來(lái)展望。報(bào)告的核心論點(diǎn)是：隨著摩爾定律的推進(jìn)成本和難度激增，采用小芯片（Chiplet）和異構(gòu)集成的高級(jí)封裝技術(shù)，已成為提升系統(tǒng)性能、降低成本和縮短上市時(shí)間的關(guān)鍵路徑。

1. 摩爾定律的挑戰(zhàn) ：報(bào)告指出，雖然摩爾定律依然有效，但其發(fā)展速度正在因物理極限（原子尺寸限制）、激增的設(shè)計(jì)成本（數(shù)億美元級(jí)別）和制造復(fù)雜性而放緩。建造先進(jìn)制程晶圓廠的資本支出極其高昂。

2. 小芯片與異構(gòu)集成的興起 ：為應(yīng)對(duì)上述挑戰(zhàn)，行業(yè)正轉(zhuǎn)向基于小芯片的設(shè)計(jì)和異構(gòu)集成。通過(guò)將大型單片系統(tǒng)芯片（SoC）分解為多個(gè)功能化的小芯片，并使用先進(jìn)封裝技術(shù)將其集成在系統(tǒng)級(jí)封裝（SiP）中，可以實(shí)現(xiàn)更佳的性能、更低的成本和更快的產(chǎn)品迭代。

3. 主要應(yīng)用驅(qū)動(dòng) ：高端封裝的需求主要由數(shù)據(jù)中心與網(wǎng)絡(luò)、高性能計(jì)算（HPC）、人工智能、自動(dòng)駕駛汽車和高端消費(fèi)電子（如AR/VR）等領(lǐng)域驅(qū)動(dòng)。這些應(yīng)用對(duì)數(shù)據(jù)處理帶寬和能效有極高要求。

市場(chǎng)由多種技術(shù)共同推動(dòng)，包括：

• 基于中介層的2.5D ：如硅中介層（Si Interposer）、硅橋（Si Bridge）。

• 3D集成 ：如3D堆疊存儲(chǔ)器（3DS/3D NAND）、3D系統(tǒng)級(jí)芯片（3D SoC）。

• 先進(jìn)基板 ：如超高密度扇出（UHD FO）、模塑中介層（Mold Interposer）。

1. 技術(shù)演進(jìn) ：在數(shù)據(jù)通信領(lǐng)域，光學(xué)互聯(lián)正從可插拔光學(xué)模塊向更緊密的共封裝光學(xué)演進(jìn)，旨在解決高速率下（如1.6T及以上）的功耗和密度挑戰(zhàn)。

2. 市場(chǎng)預(yù)測(cè) ：CPO市場(chǎng)預(yù)計(jì)將從2024年開(kāi)始增長(zhǎng)，到2030年形成可觀規(guī)模。市場(chǎng)將分為面向橫向擴(kuò)展網(wǎng)絡(luò)（Scale-Out）和縱向擴(kuò)展網(wǎng)絡(luò)（Scale-Up）的不同應(yīng)用。

3. 核心技術(shù)挑戰(zhàn)：光學(xué)引擎的異構(gòu)集成 ：CPO的核心是將電子集成電路（EIC）和光子集成電路（PIC）集成在一起的“光學(xué)引擎”。報(bào)告詳細(xì)比較了多種集成方案：

   • 2.5D集成 ：EIC和PIC并排放置，通過(guò)中介層互聯(lián)。

   • 3D集成 ：EIC和PIC通過(guò)硅通孔（TSV）等技術(shù)進(jìn)行堆疊。

   • 封裝體堆疊（PoP） ：將光學(xué)引擎堆疊在計(jì)算芯片之上。

   • 報(bào)告指出，行業(yè)尚未確定主導(dǎo)技術(shù)路線，低成本、高散熱性和可靠的互聯(lián)解決方案將是勝出的關(guān)鍵。

高端性能封裝（2.5D/3D）和共封裝光學(xué)（CPO）是后摩爾時(shí)代半導(dǎo)體產(chǎn)業(yè)發(fā)展的核心驅(qū)動(dòng)力。它們通過(guò)異構(gòu)集成實(shí)現(xiàn)了系統(tǒng)級(jí)的性能擴(kuò)展，滿足了數(shù)據(jù)中心、人工智能和通信等領(lǐng)域?qū)λ懔蛶挼臉O致需求。市場(chǎng)正處于高速增長(zhǎng)和激烈技術(shù)競(jìng)爭(zhēng)的階段，未來(lái)哪種具體的集成方案能成為主流，仍有待觀察。