隨著AI技術(shù)的快速興起，服務(wù)器及計(jì)算設(shè)備對(duì)數(shù)據(jù)總線的吞吐量需求呈現(xiàn)指數(shù)級(jí)增長，以PCIe標(biāo)準(zhǔn)為例，為適應(yīng)AI算力需求，其協(xié)議已升級(jí)至PCIe 6.0/7.0，信號(hào)頻率突破64GT/s并向128GT/s邁進(jìn)，通道配置從x1擴(kuò)展至x16，通過倍增頻率和通道數(shù)量實(shí)現(xiàn)大帶寬傳輸，然而，更高的信號(hào)頻率導(dǎo)致插入損耗呈指數(shù)級(jí)上升，引起信號(hào)幅度降低和失真，同時(shí)，PCB走線中的阻抗不連續(xù)性會(huì)引發(fā)信號(hào)反射和時(shí)序抖動(dòng)，它們共同造成信號(hào)完整性的問題。

表1：PCIe總線圖表

PCIe 7.0為實(shí)現(xiàn)高達(dá)128GT/s的超高速數(shù)據(jù)傳輸，以及由此帶來的嚴(yán)苛插入損耗和阻抗設(shè)計(jì)挑戰(zhàn)，行業(yè)采取了多項(xiàng)協(xié)同措施。核心在于延續(xù)PAM4調(diào)制并結(jié)合先進(jìn)的FEC技術(shù)，顯著提升信號(hào)的魯棒性和抗干擾能力。物理層設(shè)計(jì)方面，采用低損耗高頻PCB材料，并精細(xì)化阻抗控制，將公差控制在±3%以內(nèi)，以減少信號(hào)衰減。此外，引入自適應(yīng)均衡器動(dòng)態(tài)補(bǔ)償傳輸鏈路的頻率響應(yīng)失真，有效抵消插損的影響。封裝與接口也得到優(yōu)化，例如改進(jìn)連接器設(shè)計(jì)以縮短信號(hào)路徑、降低串?dāng)_，從而減少信號(hào)反射和損耗。

本文主要概述PCB插損和阻抗的基本認(rèn)知，測(cè)試方法和介紹羅德與施瓦茨公司對(duì)應(yīng)的測(cè)試方案。

插損與阻抗的定義及影響

插入損耗（Insertion Loss）
指信號(hào)通過PCB傳輸線時(shí)因?qū)w損耗、介質(zhì)損耗等因素導(dǎo)致的功率衰減，通常以分貝（dB）表示。例如，PCIe 5.0要求每英寸插損不超過0.6 dB@16 GHz。

圖1：信號(hào)與插入損耗的關(guān)系

特征阻抗（Characteristic Impedance）
特征阻抗由傳輸線的幾何結(jié)構(gòu)和材料特性決定，通常推薦值為50Ω或100Ω（差分）。阻抗突變會(huì)引發(fā)信號(hào)反射，導(dǎo)致回波損耗（Return Loss）惡化，影響信號(hào)完整性。

圖2：阻抗失配與信號(hào)反射系數(shù)的關(guān)系

測(cè)試方法

插入損耗的測(cè)量

矢量網(wǎng)絡(luò)分析儀（VNA）是測(cè)量插入損耗最便捷的儀表，它的每個(gè)端口內(nèi)部包含有信號(hào)源和接收機(jī)，我們可以通過端口1的信號(hào)源發(fā)出信號(hào)給被測(cè)件，再由端口2的接收機(jī)測(cè)量經(jīng)由被測(cè)件處理后的輸出信號(hào)，矢量網(wǎng)絡(luò)分析儀可以直接比較和顯示輸出信號(hào)和輸入信號(hào)的差異，即為直接測(cè)量S21參數(shù)（正向傳輸系數(shù)），從而直觀的反映信號(hào)從輸入到輸出的損耗。

圖3：插損測(cè)量

單位長度的插入損耗是PCB設(shè)計(jì)和信號(hào)完整性分析中一個(gè)非常重要的指標(biāo)。它不僅可以幫助我們?cè)u(píng)估傳輸線的性能，還可以為電路設(shè)計(jì)提供更準(zhǔn)確的數(shù)據(jù)支持，從而提高產(chǎn)品的可靠性和性能。

圖4：Delta L 結(jié)果顯示

單位長度插入損耗直觀上可以用直接除法，即插入損耗除以被測(cè)件長度，然而，如圖4藍(lán)色測(cè)試結(jié)果所示，高頻下被測(cè)件阻抗不匹配導(dǎo)致的多重反射引發(fā)測(cè)試結(jié)果在不同頻率之間存在波動(dòng)，影響測(cè)試精度和穩(wěn)定性。

Delta-L方法是Intel開發(fā)的，通過設(shè)計(jì)兩條不同長度的傳輸線，測(cè)試它們的S參數(shù)后進(jìn)行擬合運(yùn)算和差值，從而得到單位長度的插入損耗。相比直接除法，Delta L在計(jì)算差值時(shí)自動(dòng)抵消了夾具（如探針、焊盤和過孔）的影響，擬合算法移除了阻抗不匹配導(dǎo)致的多重反射，使得其尤其在高速、高頻場(chǎng)景下顯著提升了精度和穩(wěn)定性，從而成為當(dāng)前PCB量產(chǎn)測(cè)試的主流方法。

圖5：Delta L 差值算法

阻抗測(cè)試

傳統(tǒng)阻抗測(cè)試是基于示波器時(shí)域反射計(jì)(TDR)，信號(hào)發(fā)生器產(chǎn)生階躍激勵(lì)或者脈沖激勵(lì)，示波器對(duì)入射信號(hào)和反射信號(hào)采樣，計(jì)算出時(shí)域數(shù)據(jù)。

圖6：傳統(tǒng)TDR阻抗測(cè)試計(jì)

相比示波器受限于噪聲，動(dòng)態(tài)范圍和帶寬等，矢量網(wǎng)絡(luò)分析儀因其更高的精度、測(cè)試速度以及ESD魯棒性，隨著工作頻率升高，基于矢量網(wǎng)絡(luò)分析儀的TDR阻抗測(cè)試儀成為主流；矢量網(wǎng)絡(luò)分析儀同樣采用TDR時(shí)域反射法，不同于傳導(dǎo)的TDR阻抗分析儀以高壓脈沖為激勵(lì)信號(hào)，它是通過發(fā)射掃頻連續(xù)波，再接收源信號(hào)與散射信號(hào)并進(jìn)行比值，然后將測(cè)得的頻域數(shù)據(jù)進(jìn)行時(shí)域變換，得到時(shí)域阻抗結(jié)果。

圖7：基于矢量網(wǎng)絡(luò)分析儀的TDR阻抗測(cè)試

羅德與施瓦茨的測(cè)試解決方案

羅德與施瓦茨（Rohde & Schwarz）作為全球測(cè)試測(cè)量領(lǐng)域的領(lǐng)導(dǎo)者，其矢量網(wǎng)絡(luò)分析儀產(chǎn)線覆蓋全面，滿足從基礎(chǔ)研發(fā)到高端應(yīng)用的多樣化需求。產(chǎn)品包括R&S?ZNA、R&S?ZNB、R&S?ZNBT 和 R&S?ZNL等多個(gè)系列，頻率范圍涵蓋9kHz至110GHz。

插損測(cè)試：

羅德矢量網(wǎng)絡(luò)分析儀內(nèi)嵌Detal-L功能件，無需外部電腦，通過簡易幾步即可完成插入損耗測(cè)試。

圖8：Delta-L測(cè)試流程

其中Delta L 設(shè)置中，可以完成矢量網(wǎng)絡(luò)分析儀的基本設(shè)置如掃描帶寬，步進(jìn)等，除Delta L算法標(biāo)準(zhǔn)設(shè)定外，羅德矢量網(wǎng)絡(luò)分析儀支持用戶可以自定義測(cè)量方法，任意設(shè)定最高工作頻率（最高受限于矢量網(wǎng)絡(luò)分析儀自身最高工作頻率）和定點(diǎn)的頻率用于結(jié)果顯示。

圖9：Delta L設(shè)置界面

Delta L測(cè)量設(shè)置中內(nèi)嵌校準(zhǔn)，配屬羅德自動(dòng)校準(zhǔn)件可以輕松快捷完成矢量網(wǎng)絡(luò)分析儀自身誤差和用于連接的線纜的誤差校準(zhǔn)，且除Delta L算法標(biāo)準(zhǔn)設(shè)定被測(cè)件長度外，羅德矢量網(wǎng)絡(luò)分析儀支持用戶靈活配置被測(cè)件長度，

圖10：Delta L測(cè)量設(shè)置

阻抗測(cè)試

羅德矢量網(wǎng)絡(luò)分析儀內(nèi)嵌TDR功能件，無需外部電腦，通過簡易幾步即可完成阻抗測(cè)試。

圖11：矢量網(wǎng)絡(luò)分析儀TDR測(cè)試流程

羅德矢量網(wǎng)絡(luò)分析儀TDR支持多種窗函數(shù)和時(shí)域精度增強(qiáng)算法，同時(shí)顯示阻抗和頻域的S參數(shù)信息，方便用戶對(duì)比時(shí)頻域信息和問題診斷。

圖12：矢量網(wǎng)絡(luò)分析儀TDR阻抗結(jié)果顯示

夾具去嵌：

在PCB進(jìn)行插入損耗測(cè)試時(shí)，為去除諸如存在探頭、通孔、引入線和引出線的夾具的影響，需要使用精準(zhǔn)的去嵌入算法來計(jì)算并去除這些對(duì)測(cè)量的影響，只留下感興趣區(qū)域的結(jié)果。除了要求用戶通過參數(shù)化給定的某個(gè)集中電路模型或提供適合的snp文件來定義夾具，羅德與施瓦茨矢量網(wǎng)絡(luò)分析儀現(xiàn)在還集成有第三方工具，這些工具可以根據(jù)測(cè)量數(shù)據(jù)建立測(cè)試夾具模型，達(dá)到優(yōu)異的去嵌效果.

集成的第三方工具有AtaiTec公司的ISD，PacketMicro公司的SFD，和基于IEEE 370標(biāo)準(zhǔn)的EZD

圖13：2種方式進(jìn)行夾具去嵌技術(shù)示意圖

去嵌入的基本原理是：

第一步：得到DUT和夾具的復(fù)合S參數(shù)

第二步：得到夾具自身的S參數(shù)

第三步：將每個(gè)S參數(shù)矩陣轉(zhuǎn)換為T矩陣

第四步：將每個(gè)夾具的T矩陣，進(jìn)行變換得到逆矩陣

第五步：將測(cè)量得到的復(fù)合網(wǎng)絡(luò)T矩陣和夾具的逆矩陣相乘，得到DUT自身的T矩陣

第六步：將DUT的T矩陣變換成S參數(shù)矩陣去嵌入的關(guān)鍵是第二步得到夾具自身的S參數(shù)，EZD僅支持對(duì)稱場(chǎng)景的夾具去嵌，夾具是2x Through； ISD 和SFD支持對(duì)稱和非對(duì)稱場(chǎng)景夾具去嵌，如果是非對(duì)稱場(chǎng)景，需要2套對(duì)應(yīng)的夾具，且支持修正夾具和DUT之間的阻抗失配問題：

EZD的去嵌流程是：

ISD和SFD的去嵌流程是：

羅德與施瓦茨矢量網(wǎng)絡(luò)分析儀還可以搭配第三方測(cè)試軟件進(jìn)行自動(dòng)化測(cè)試，軟件可按照用戶定義好的測(cè)試內(nèi)容執(zhí)行測(cè)試，比如信號(hào)完整性要求的測(cè)試項(xiàng)：插入損耗、回波損耗、遠(yuǎn)近端串?dāng)_、TDR、Skew、Delta-L等，用戶一鍵式執(zhí)行測(cè)試，最后生產(chǎn)完整測(cè)試報(bào)告，非常高效。

結(jié)語

羅德與施瓦茨的ZNA/ZNB/ZNL系列配屬有電子校準(zhǔn)件，內(nèi)置阻抗測(cè)試功能和Delta L 測(cè)量選件，以自動(dòng)化、高精度重新定義了PCB插損與阻抗測(cè)試的標(biāo)桿。面對(duì)未來6G通信與AI服務(wù)器的更高需求，該方案通過軟硬件協(xié)同創(chuàng)新，為行業(yè)提供了從研發(fā)到量產(chǎn)的完整閉環(huán)工具。

“更多詳情及PDF原件，可掃描下方二維碼”

羅德與施瓦茨業(yè)務(wù)涵蓋測(cè)試測(cè)量、技術(shù)系統(tǒng)、網(wǎng)絡(luò)與網(wǎng)絡(luò)安全，致力于打造一個(gè)更加安全、互聯(lián)的世界。 成立90 年來，羅德與施瓦茨作為全球科技集團(tuán)，通過發(fā)展尖端技術(shù)，不斷突破技術(shù)界限。公司領(lǐng)先的產(chǎn)品和解決方案賦能眾多行業(yè)客戶，助其獲得數(shù)字技術(shù)領(lǐng)導(dǎo)力。羅德與施瓦茨總部位于德國慕尼黑，作為一家私有企業(yè)，公司在全球范圍內(nèi)獨(dú)立、長期、可持續(xù)地開展業(yè)務(wù)。