在人工智能、自動(dòng)駕駛、邊緣計(jì)算等前沿技術(shù)浪潮的強(qiáng)力驅(qū)動(dòng)下，全球?qū)λ懔Φ目是筮_(dá)到了前所未有的高度。這場(chǎng)算力革命的核心引擎——AI芯片的設(shè)計(jì)范式正經(jīng)歷一場(chǎng)深刻的變革。

傳統(tǒng)的SoC逐漸讓位于更具彈性與擴(kuò)展性的多芯片（Multi-Die）架構(gòu)、Chiplet（芯粒）設(shè)計(jì)以及軟件定義的硬件平臺(tái)。這種演進(jìn)雖然在性能、能效和定制化方面帶來(lái)了巨大潛力，但也將芯片驗(yàn)證這一關(guān)鍵環(huán)節(jié)推入了前所未有的復(fù)雜境地。

面對(duì)集成度高達(dá)數(shù)百億甚至上千億晶體管的龐大系統(tǒng)，以及與之伴生的龐大軟件棧和復(fù)雜互連協(xié)議，傳統(tǒng)的、主要依賴于軟件仿真的驗(yàn)證方法已然力不從心。新思科技戰(zhàn)略項(xiàng)目執(zhí)行總監(jiān)Frank Schirrmeister表示，在此背景下，硬件輔助驗(yàn)證（Hardware-Assisted Verification，HAV）從一項(xiàng)輔助技術(shù)演進(jìn)為不可或缺的戰(zhàn)略性工具，它構(gòu)成了連接早期設(shè)計(jì)階段與最終流片之間的關(guān)鍵橋梁，確保如此復(fù)雜的系統(tǒng)能夠在預(yù)期內(nèi)正常運(yùn)轉(zhuǎn)。

圖1：日益復(fù)雜的驗(yàn)證需求使HAV成為確保功能性、功率和性能的新基石。

（圖源：新思科技）

現(xiàn)代芯片設(shè)計(jì)復(fù)雜性帶來(lái)驗(yàn)證的四重挑戰(zhàn)

過(guò)去十年，芯片設(shè)計(jì)的本質(zhì)發(fā)生了根本性轉(zhuǎn)變。越來(lái)越多的系統(tǒng)公司，包括超大規(guī)模數(shù)據(jù)中心運(yùn)營(yíng)商、汽車制造商和消費(fèi)電子企業(yè)，紛紛涉足芯片開(kāi)發(fā)領(lǐng)域。他們不再滿足于單純依賴專用標(biāo)準(zhǔn)產(chǎn)品（ASSP）或現(xiàn)成通用型硅芯片，而是選擇開(kāi)發(fā)符合自身應(yīng)用需求的定制化芯片。這種趨勢(shì)背后，是終端用戶對(duì)優(yōu)化性能、功耗效率、延遲以及與專有軟件棧集成的迫切追求。

要理解硬件輔助驗(yàn)證為何變得如此關(guān)鍵，首先需要審視當(dāng)前芯片設(shè)計(jì)所面臨的復(fù)合型挑戰(zhàn)。這種復(fù)雜性并非單一維度的增長(zhǎng)，而是軟件復(fù)雜性、硬件規(guī)模、接口協(xié)議和系統(tǒng)架構(gòu)四方面因素同時(shí)爆發(fā)、相互交織的結(jié)果，共同構(gòu)成了一座亟待翻越的“驗(yàn)證高峰”。

第一重挑戰(zhàn)來(lái)自軟件復(fù)雜性的根本性躍升。當(dāng)前軟件已不再是硬件功能的簡(jiǎn)單附屬品，而是定義了最終產(chǎn)品功能、用戶體驗(yàn)?zāi)酥辽虡I(yè)競(jìng)爭(zhēng)力的核心要素。尤其是在汽車、數(shù)據(jù)中心和消費(fèi)電子領(lǐng)域，一個(gè)芯片系統(tǒng)能否成功，極大程度上取決于其能否高效、穩(wěn)定地運(yùn)行龐大的操作系統(tǒng)、中間件和應(yīng)用程序。

第二重挑戰(zhàn)來(lái)自硬件規(guī)模的指數(shù)級(jí)增長(zhǎng)。為了滿足AI訓(xùn)練、高性能計(jì)算等應(yīng)用的極端需求，高性能計(jì)算芯片的晶體管數(shù)量已突破500億大關(guān)，向著更驚人的規(guī)模邁進(jìn)。即便是對(duì)規(guī)模相對(duì)較小的汽車電子或邊緣AI推理芯片，其門數(shù)也常常達(dá)到數(shù)十億級(jí)別。驗(yàn)證如此龐大的數(shù)字電路，需要完成數(shù)萬(wàn)億甚至數(shù)千萬(wàn)億次的仿真周期，以確保從單個(gè)IP、到子系統(tǒng)、再到完整的SoC乃至多芯片系統(tǒng)的每一個(gè)層級(jí)的功能正確性。這種海量的驗(yàn)證任務(wù)對(duì)計(jì)算資源和時(shí)間提出了極致的要求。

第三重挑戰(zhàn)來(lái)自高速接口協(xié)議的極度復(fù)雜與多樣化?，F(xiàn)代SoC需要支持多種不斷演進(jìn)的高速通信標(biāo)準(zhǔn)，包括PCIe、HBM、LPDDR、USB、以太網(wǎng)，以及新興的UCIe標(biāo)準(zhǔn)等，且這些協(xié)議的復(fù)雜性仍在快速增加。更重要的是，它們必須在接近真實(shí)性能負(fù)載的條件下進(jìn)行測(cè)試，以驗(yàn)證其時(shí)序是否符合標(biāo)準(zhǔn)、是否與其他設(shè)備具有良好的互操作性，以及在高數(shù)據(jù)流量下的穩(wěn)定性。僅僅在低速軟件仿真環(huán)境中通過(guò)功能測(cè)試是遠(yuǎn)遠(yuǎn)不夠的。

第四重挑戰(zhàn)來(lái)自系統(tǒng)架構(gòu)的異構(gòu)化與模塊化帶來(lái)全新的驗(yàn)證變量。后摩爾定律時(shí)代，芯片設(shè)計(jì)不再局限于單一的硅片。2.5/3D先進(jìn)封裝技術(shù)使得將計(jì)算芯粒、I/O芯粒、內(nèi)存芯粒甚至模擬/數(shù)字芯片進(jìn)行異構(gòu)集成成為可能。這種架構(gòu)帶來(lái)了硬件管理的緩存一致性、復(fù)雜網(wǎng)絡(luò)片上互連（NoC），以及為優(yōu)化帶寬和數(shù)據(jù)傳輸而進(jìn)行的各種分區(qū)策略等新挑戰(zhàn)。每一個(gè)架構(gòu)選擇都引入了新的時(shí)序、通信和功耗管理變量，使得系統(tǒng)級(jí)的驗(yàn)證場(chǎng)景呈組合級(jí)數(shù)增長(zhǎng)，傳統(tǒng)的針對(duì)單芯片設(shè)計(jì)的驗(yàn)證方法面臨重構(gòu)。

硬件輔助驗(yàn)證搭起硅前軟硬件驗(yàn)證的橋梁

盡管在設(shè)計(jì)早期階段和門級(jí)仿真等特定場(chǎng)景中，基于軟件的RTL仿真仍不可或缺，但面對(duì)上述多重復(fù)雜性挑戰(zhàn)，對(duì)于現(xiàn)代系統(tǒng)的完整驗(yàn)證需求，其性能已捉襟見(jiàn)肘，越來(lái)越難以獨(dú)立滿足需求，無(wú)法滿足現(xiàn)代產(chǎn)品快速迭代的開(kāi)發(fā)周期。而HAV則搭建起硅前軟硬件驗(yàn)證的橋梁，能夠運(yùn)行真實(shí)的AI工作負(fù)載，成為連接早期仿真驗(yàn)證與后期硅芯片驗(yàn)證的關(guān)鍵環(huán)節(jié)。

HAV通過(guò)將硬件設(shè)計(jì)的RTL編譯到基于FPGA的高性能硬件引擎中，如FPGA原型或硬件仿真器，工程師可以在接近真實(shí)條件下驗(yàn)證硬件功能和軟件行為，實(shí)現(xiàn)了比軟件仿真快數(shù)個(gè)數(shù)量級(jí)的執(zhí)行速度。這些平臺(tái)——主要包括硬件仿真系統(tǒng)（Emulation）和原型系統(tǒng)（Prototyping）——能夠以MHz乃至上百M(fèi)Hz的速度運(yùn)行，使得在芯片流片前數(shù)月進(jìn)行真實(shí)的軟件堆棧啟動(dòng)、性能基準(zhǔn)測(cè)試、功耗分析和系統(tǒng)級(jí)應(yīng)用場(chǎng)景驗(yàn)證成為可能。它們有效地在早期軟件仿真和后期硅片驗(yàn)證之間架起了一座堅(jiān)實(shí)的橋梁，極大地降低了項(xiàng)目風(fēng)險(xiǎn)。

圖2：驗(yàn)證工作橫跨多個(gè)設(shè)計(jì)階段，需要千萬(wàn)億次的周期。

（圖源：新思科技）

從驗(yàn)證周期來(lái)看，HAV的優(yōu)勢(shì)更為明顯。以每個(gè)CPU IP的驗(yàn)證為例，軟件仿真通常只能處理每秒數(shù)十赫茲的速度，而HAV在硬件仿真模式下可完成5-6萬(wàn)億個(gè)周期的驗(yàn)證，在原型模式下更是能達(dá)到2-3 千萬(wàn)億個(gè)周期（Peta-cycles），足以覆蓋復(fù)雜軟件棧的完整運(yùn)行流程，大幅縮短驗(yàn)證周期，降低設(shè)計(jì)風(fēng)險(xiǎn)。

可以說(shuō)，硬件仿真系統(tǒng)和原型系統(tǒng)在HAV生態(tài)中扮演著互補(bǔ)的角色，共同構(gòu)建起全面的驗(yàn)證體系。

新思科技HAV平臺(tái)構(gòu)建統(tǒng)一、靈活、可擴(kuò)展的驗(yàn)證解決方案

為滿足泛智能和AI時(shí)代開(kāi)發(fā)者日益復(fù)雜的驗(yàn)證需求，新思科技對(duì)其硬件輔助驗(yàn)證產(chǎn)品組合進(jìn)行了戰(zhàn)略性的重構(gòu)與升級(jí)，精心打造了全面的HAV產(chǎn)品組合，涵蓋HAPS-200、ZeBu-200、EP-Ready硬件架構(gòu)，以及ZeBu Server 5，為智能時(shí)代不同規(guī)模、不同階段的芯片設(shè)計(jì)提供一套端到端的、高度靈活和可擴(kuò)展的解決方案。

HAPS-200

基于AMD最新FPGA技術(shù)的HAPS-200提供了比前代產(chǎn)品高達(dá)2倍的性能，并支持異步時(shí)鐘域、高速協(xié)議適配器以及與子卡和接口模塊的直接集成。該平臺(tái)特別適合真實(shí)世界的驗(yàn)證，包括啟動(dòng)操作系統(tǒng)、執(zhí)行固件和在實(shí)時(shí)環(huán)境中驗(yàn)證應(yīng)用性能。

ZeBu-200

ZeBu-200系統(tǒng)也基于AMD最新的自適應(yīng)SoC，為每個(gè)系統(tǒng)提供高達(dá)154億門的最高仿真性能。它具有快速編譯時(shí)間和針對(duì)模塊化設(shè)計(jì)和多用戶訪問(wèn)的優(yōu)化。其同步設(shè)計(jì)執(zhí)行是硬件仿真的一個(gè)定義特征，允許跨所有硬件仿真模塊的同步調(diào)試，并與前代ZeBu相比提高了調(diào)試吞吐量。

EP-Ready硬件架構(gòu)

EP-Ready硬件架構(gòu)是HAPS-200和ZeBu-200系統(tǒng)的基礎(chǔ)，它支持通過(guò)重新配置電纜、接口和軟件棧在硬件仿真(Emulation)和原型(Prototyping)使用模式之間切換。這種融合提供了顯著的價(jià)值：硬件可以在不同項(xiàng)目之間重復(fù)使用，動(dòng)態(tài)分配給不同團(tuán)隊(duì)，并根據(jù)項(xiàng)目需求進(jìn)行調(diào)整。

ZeBu Server 5

ZeBu Server 5滿足了大型設(shè)計(jì)的容量密度、可擴(kuò)展性和性能需求，并通過(guò)新推出的模塊化HAV方法支持任何設(shè)計(jì)規(guī)模。其卓越的密度使其也適合中型和小型設(shè)計(jì)，幫助客戶最小化數(shù)據(jù)中心空間并實(shí)現(xiàn)最佳的總體擁有成本（TCO）。

圖3：一個(gè)硬件平臺(tái)，滿足所有硬件仿真和原型設(shè)計(jì)用例。

（圖源：新思科技）

其中，EP-Ready硬件平臺(tái)的核心技術(shù)基礎(chǔ)是一個(gè)包含六個(gè)AMD Versal? Premium VP1902自適應(yīng)SoC的基礎(chǔ)模塊。通過(guò)線纜和集線器，該模塊可實(shí)現(xiàn)兩種配置，一是采用“直接連接”技術(shù)，針對(duì)特定設(shè)計(jì)優(yōu)化性能，滿足原型驗(yàn)證需求；二是考慮設(shè)計(jì)靈活性，采用更常規(guī)的標(biāo)準(zhǔn)線纜配置，支持硬件仿真驗(yàn)證，便于高效的任務(wù)遷移。此外，豐富的接口協(xié)議解決方案、內(nèi)存和事務(wù)處理器模型、速度適配器以及IP原型套件（IPK），能夠與待開(kāi)發(fā)系統(tǒng)的環(huán)境建立連接；而HAPS Protocompiler和ZeBu Software這兩種不同的軟件棧，則支持同步和異步設(shè)計(jì)配置，成為區(qū)分硬件仿真和原型驗(yàn)證的關(guān)鍵，同時(shí)還負(fù)責(zé)管理編譯、運(yùn)行時(shí)和調(diào)試過(guò)程，確保硬件仿真和原型用例的順利執(zhí)行。

Frank Schirrmeister強(qiáng)調(diào)，這種“一平臺(tái)，多用途”的模式極大地提高了硬件資源的利用率，避免了傳統(tǒng)上因?qū)Ｓ迷O(shè)備導(dǎo)致的資源閑置，最大化地提升了投資回報(bào)率（ROI）。

模塊化驗(yàn)證與混合驗(yàn)證流程成為新潮流，HAV推動(dòng)半導(dǎo)體創(chuàng)新加速

隨著Chiplet和Multi-Die系統(tǒng)逐漸成為高性能計(jì)算的主流選擇，驗(yàn)證方法論也必須與時(shí)俱進(jìn)，從傳統(tǒng)的“整體式”驗(yàn)證轉(zhuǎn)向更具可擴(kuò)展性的“模塊化”驗(yàn)證。

Frank Schirrmeister指出，新思科技倡導(dǎo)的模塊化HAV方法論，允許開(kāi)發(fā)團(tuán)隊(duì)先對(duì)單個(gè)Chiplet或子系統(tǒng)進(jìn)行獨(dú)立的、并行的驗(yàn)證，然后再通過(guò)標(biāo)準(zhǔn)接口（如UCIe）將它們集成到系統(tǒng)級(jí)環(huán)境中進(jìn)行整體驗(yàn)證。

目前，新思科技的先進(jìn)HAV解決方案已在全球領(lǐng)先的芯片設(shè)計(jì)公司中得到了廣泛應(yīng)用，并取得了切實(shí)的成效。例如AMD利用HAPS和ZeBu平臺(tái)簡(jiǎn)化了其仿真和調(diào)試工作流程，并使用ZeBu EP解決方案進(jìn)行軟件工作負(fù)載的快速仿真已有數(shù)年。新思科技的EP-Ready硬件概念使他們能夠根據(jù)設(shè)計(jì)的成熟度，按需切換到原型使用案例，并顯著提高工作負(fù)載吞吐量。同時(shí)，ZeBu Server 5平臺(tái)提供的模塊化HAV能力，為AMD驗(yàn)證其下一代大規(guī)模復(fù)雜設(shè)備提供了可擴(kuò)展的路線圖。

圖4：借助具備EP-Ready硬件平臺(tái)可大幅優(yōu)化投資回報(bào)率（ROI）。

（圖源：新思科技）

此外，隨著驗(yàn)證的不斷發(fā)展，虛擬化與混合驗(yàn)證流程正展現(xiàn)出巨大的潛力。新思科技的Virtualizer?虛擬原型工具可以創(chuàng)建系統(tǒng)的高度抽象軟件模型，這些模型能夠與HAV平臺(tái)（如ZeBu或HAPS）進(jìn)行協(xié)同仿真，形成混合驗(yàn)證環(huán)境。在這種模式下，一部分設(shè)計(jì)模塊以高速度在虛擬模型中運(yùn)行（例如CPU子系統(tǒng)），而另一部分則以高精度在HAV硬件中運(yùn)行。這種混合方式能夠極大地加速操作系統(tǒng)啟動(dòng)等耗時(shí)過(guò)程，例如將Android啟動(dòng)時(shí)間縮短至十分鐘以內(nèi)，并為架構(gòu)探索和早期軟件開(kāi)發(fā)提供了無(wú)與倫比的靈活性。

“未來(lái)驗(yàn)證的終極目標(biāo)是實(shí)現(xiàn)持續(xù)、全面的驗(yàn)證、確認(rèn)與軟件開(kāi)發(fā)?！盕rank Schirrmeister表示，借助混合流程，工程團(tuán)隊(duì)能夠跨設(shè)計(jì)抽象層級(jí)（從系統(tǒng)架構(gòu)到RTL實(shí)現(xiàn)）以及完整軟件棧進(jìn)行驗(yàn)證?；谠频脑L問(wèn)、模塊化集成和AI增強(qiáng)分析技術(shù)，將使驗(yàn)證工作變得更易獲取、更具協(xié)作性且擴(kuò)展性更強(qiáng)。

結(jié)語(yǔ)

我們正處在一個(gè)半導(dǎo)體設(shè)計(jì)復(fù)雜性呈指數(shù)級(jí)增長(zhǎng)的時(shí)代。芯片的規(guī)模前所未有，架構(gòu)日益模塊化和異構(gòu)化，軟件成為系統(tǒng)的靈魂，而接口速度則持續(xù)突破極限。在這一背景下，驗(yàn)證工作已遠(yuǎn)遠(yuǎn)超出了傳統(tǒng)功能正確性的范疇，擴(kuò)展到性能、功耗、可靠性和整體用戶體驗(yàn)的全方位保障。

新思科技通過(guò)對(duì)其硬件輔助驗(yàn)證產(chǎn)品系列的重新定義與整合——包括高性能的HAPS-200和ZeBu-200系統(tǒng)，以及革命性的EP-Ready統(tǒng)一硬件架構(gòu)——為行業(yè)提供了應(yīng)對(duì)這一挑戰(zhàn)的利器。這些平臺(tái)不僅賦能設(shè)計(jì)團(tuán)隊(duì)在硅片問(wèn)世前數(shù)月即可驗(yàn)證完整系統(tǒng)，極大壓縮開(kāi)發(fā)周期，降低成本風(fēng)險(xiǎn)，并最終降低總擁有成本（TCO）和提高投資回報(bào)率（ROI）。更重要的是，它們?yōu)樵贏I、自動(dòng)駕駛、云計(jì)算等尖端領(lǐng)域持續(xù)創(chuàng)新提供了不可或缺的信任基石。

隨著芯片技術(shù)的復(fù)雜性不斷攀升，硬件輔助驗(yàn)證必將作為一項(xiàng)戰(zhàn)略性的核心技術(shù)，為半導(dǎo)體行業(yè)的持續(xù)創(chuàng)新和發(fā)展注入強(qiáng)勁動(dòng)力。