很多人剛接觸“芯片設(shè)計(jì)”時(shí)容易把它和“畫(huà)電路板（PCB）”或者“寫(xiě)軟件”混為一談。

一、芯片設(shè)計(jì)到底在做什么？

一句話總結(jié)：

芯片設(shè)計(jì)是把邏輯和算法變成可以在硅片上運(yùn)行的電路結(jié)構(gòu)的過(guò)程。

它的目標(biāo)是：
從一個(gè)功能需求（例如“我要能跑AI模型”“我要能解碼視頻”）出發(fā)，
通過(guò)一系列硬件描述、仿真、驗(yàn)證和物理實(shí)現(xiàn)步驟，
最終輸出可以交給臺(tái)積電、中芯國(guó)際這類晶圓廠去生產(chǎn)的“光罩文件（Mask）”。

這不是“畫(huà)電路板”，而是“畫(huà)出電路板上每個(gè)晶體管和金屬連線在芯片內(nèi)部的幾何結(jié)構(gòu)”——精度以納米計(jì)。

二、芯片設(shè)計(jì)的主要流程（簡(jiǎn)化理解）

我們通常把芯片設(shè)計(jì)分為兩個(gè)大階段：

（1）前端設(shè)計(jì)（Front-End Design）

主要關(guān)心邏輯和功能：

• 架構(gòu)設(shè)計(jì)：確定芯片的功能模塊（CPU核、AI引擎、存儲(chǔ)控制器、IO接口等）。

• RTL設(shè)計(jì)：用硬件描述語(yǔ)言（如 Verilog / VHDL / SystemVerilog）編寫(xiě)模塊邏輯。

• 功能仿真與驗(yàn)證：用軟件工具（如 ModelSim, VCS）確認(rèn)邏輯是否正確。

• 綜合（Synthesis）：把邏輯電路轉(zhuǎn)換成可在實(shí)際工藝中實(shí)現(xiàn)的“門級(jí)網(wǎng)表（Gate-level Netlist）”。

這一步相當(dāng)于你在編寫(xiě)一款“硬件程序”，它不是跑在CPU上，而是將來(lái)被固化到硅片中。

（2）后端設(shè)計(jì)（Back-End Design）

主要關(guān)心物理實(shí)現(xiàn)：

• 布局布線（Place & Route）：把數(shù)百萬(wàn)個(gè)晶體管在芯片上排布，連接所有金屬線。

• 時(shí)序分析（Timing Analysis）：確保信號(hào)傳輸延遲符合頻率要求。

• 功耗與熱分析：降低功耗、避免過(guò)熱。

• 物理驗(yàn)證（DRC/LVS）：檢查是否符合制造廠的設(shè)計(jì)規(guī)則。

• 流片（Tape-out）：最終輸出 GDSII 文件，交給晶圓廠。

這一步相當(dāng)于把“邏輯電路”轉(zhuǎn)化成可以“在硅上打印”的真實(shí)圖樣。

三、芯片設(shè)計(jì)≠畫(huà)PCB，區(qū)別非常大！

項(xiàng)目

芯片設(shè)計(jì)

PCB設(shè)計(jì)

尺度

納米級(jí)（10?? m）

毫米級(jí)（10?3 m）

元件

晶體管、電阻、電容

芯片、電阻、電容等封裝器件

工具

EDA軟件（Synopsys、Cadence、Mentor）

Altium Designer、Cadence Allegro

輸出物

GDSII文件（光罩）

Gerber文件（電路板）

制造方

晶圓廠（臺(tái)積電、中芯國(guó)際）

PCB廠

成本

數(shù)百萬(wàn)～上億美元

數(shù)百～數(shù)千元

• PCB設(shè)計(jì)是“組裝房子”（買來(lái)的磚塊堆起來(lái)）；

• 芯片設(shè)計(jì)是“設(shè)計(jì)磚頭內(nèi)部結(jié)構(gòu)”（磚頭內(nèi)部原子怎么排列）。

維度

研究生階段

企業(yè)工作階段

目標(biāo)

掌握原理、研究新架構(gòu)、發(fā)表論文

實(shí)現(xiàn)可量產(chǎn)、性能/功耗/成本最優(yōu)的芯片

內(nèi)容

算法到電路的映射（比如神經(jīng)網(wǎng)絡(luò)加速器、FFT電路）

完整設(shè)計(jì)鏈路（RTL→后端→驗(yàn)證→流片）

工具使用

可能主要用開(kāi)源EDA（如Yosys、Magic、OpenROAD）

使用商業(yè)EDA（Synopsys、Cadence）

規(guī)模

幾萬(wàn)晶體管

數(shù)十億晶體管

結(jié)果形式

仿真結(jié)果或FPGA驗(yàn)證

真芯片流片（ASIC）

在研究生階段你更多是在“驗(yàn)證一個(gè)想法”，
而在工作階段，你要“把想法做成可量產(chǎn)的產(chǎn)品”，這涉及功耗、面積、時(shí)序、成本、良率等復(fù)雜約束。

五、舉個(gè)具體例子

假設(shè)你要設(shè)計(jì)一顆AI推理芯片：

階段

你要做的事

工具

架構(gòu)

決定每秒能跑多少次MAC運(yùn)算

Excel + Python模型

RTL

用Verilog寫(xiě)MAC陣列邏輯

Synopsys VCS

驗(yàn)證

用測(cè)試向量驗(yàn)證正確性

UVM環(huán)境

綜合

將RTL轉(zhuǎn)成門級(jí)電路

Design Compiler

布局布線

在芯片上擺放單元

Innovus

流片

生成GDS文件交臺(tái)積電

Calibre驗(yàn)證后輸出

六、總結(jié)一句話

芯片設(shè)計(jì)是用電子語(yǔ)言去“編寫(xiě)硬件”的工程，目標(biāo)是讓邏輯在硅上高效、可靠、可量產(chǎn)地運(yùn)行。

它不是畫(huà)電路板，更不是簡(jiǎn)單的計(jì)算機(jī)仿真，而是一整套跨學(xué)科、跨物理層次的系統(tǒng)工程。

歡迎加入行業(yè)交流群，備注崗位+公司，請(qǐng)聯(lián)系老虎說(shuō)芯