34 歲拿到第一筆科研資金，36 歲招到第一個(gè)博士生 [1]，47 歲在一年之內(nèi)率隊(duì)發(fā)表多篇 Nature 論文——復(fù)旦大學(xué)教授周鵬在將近知天命之年迎來了自己和團(tuán)隊(duì)的“科研成果爆發(fā)”。本土成長(zhǎng)的他帶領(lǐng)一支中國(guó)本土團(tuán)隊(duì)以本土原創(chuàng)技術(shù)，將二維材料芯片“頻頻送上”Nature。當(dāng)?shù)貢r(shí)間 10 月 8 日，Nature 發(fā)布了他和團(tuán)隊(duì)研發(fā)的全球首顆二維-硅基混合架構(gòu)芯片的相關(guān)論文 [2]，這一芯片基于該團(tuán)隊(duì)打造的“長(zhǎng)纓（CY-01）”架構(gòu)，目前該芯片已經(jīng)成功流片，并將在未來五年內(nèi)集成至百萬量級(jí)，復(fù)旦官方新聞指出這一成果有望顛覆傳統(tǒng)存儲(chǔ)器體系。

（來源：復(fù)旦大學(xué)）

在 2025 年上半年，該團(tuán)隊(duì)曾創(chuàng)下“半月兩登 Nature”的高光時(shí)刻。時(shí)隔不久，他們又在 2025 年之內(nèi)發(fā)表了本次 Nature 新論文，這是對(duì)其成果的認(rèn)可，也體現(xiàn)了全球?qū)W界對(duì)于二維材料半導(dǎo)體的看好。在本次芯片的研發(fā)中，該團(tuán)隊(duì)基于“長(zhǎng)纓（CY-01）”架構(gòu)，將該其此前打造的二維超快閃存器件“破曉（PoX）”與互補(bǔ)金屬氧化物半導(dǎo)體（CMOS，Complementary Metal-Oxide-Semiconductor）工藝進(jìn)行了融合。

測(cè)試數(shù)據(jù)顯示：基于 CMOS 電路控制二維存儲(chǔ)核心的全片測(cè)試支持 8-bit 指令操作，也支持 32-bit 高速并行操作與隨機(jī)尋址，良率達(dá)到 94.3%。在器件性能上，該芯片的每比特編程能耗只有 0.644pJ，在 54.8℃溫度下數(shù)據(jù)保持時(shí)間在十年以上，能夠耐受 10^4 次的擦除循環(huán)。在復(fù)雜功能驗(yàn)證上，該團(tuán)隊(duì)實(shí)現(xiàn)了棋盤格圖案編程，大約 93.55% 的單元達(dá)到了理想狀態(tài)，證明該芯片擁有較好的串?dāng)_抑制能力。

（來源：https://www.nature.com/articles/s41586-025-09621-8#）

復(fù)旦大學(xué)在官方新聞稿中表示：“（這款芯片的）性能‘碾壓’目前的 Flash 閃存技術(shù)，首次實(shí)現(xiàn)了混合架構(gòu)的工程化?！被仡櫺酒l(fā)展史，從第一個(gè)原型晶體管到第一款中央處理器（CPU，Central Processing Unit）的面世中間隔了 24 年，而該團(tuán)隊(duì)通過融合業(yè)界現(xiàn)有的 CMOS 產(chǎn)線，大幅壓縮了原本需要數(shù)十年左右的迭代時(shí)間，成功實(shí)現(xiàn)了二維材料與 CMOS 傳統(tǒng)工藝的融合。

（來源：https://www.nature.com/articles/s41586-025-09621-8#）

冰凍三尺，非一日之寒。此次芯片的成功打造基于該團(tuán)隊(duì)此前的一系列成果。2024 年，他們的一篇論文被 Nature Electronics 收錄，當(dāng)時(shí)他們?cè)陬I(lǐng)域內(nèi)最理想的原生襯底上實(shí)現(xiàn)了二維良率的突破，這為在真實(shí)復(fù)雜的 CMOS 襯底上解決相關(guān)問題做了一定鋪墊。

提及芯片人們就會(huì)想起硅元素，這是因?yàn)榇饲澳酥劣诋?dāng)下的不少芯片都由硅材料制作而來，正因此從 20 世紀(jì) 50 年代后期開始大量生產(chǎn)芯片的美國(guó)舊金山灣區(qū)也被叫做硅谷。二維材料，既也是周鵬團(tuán)隊(duì)的研究重點(diǎn)之一，也是全球芯片業(yè)界和學(xué)界正在探索的一種材料。面對(duì)摩爾定律逼近物理極限這一挑戰(zhàn)，國(guó)際公認(rèn)的“破局小能手”便是二維材料半導(dǎo)體。

但是，硅材料和二維材料幾乎有著云泥之別。即使是很薄的硅材料其厚度往往也有幾十納米，而二維材料的厚度通常不到 1 納米。更關(guān)鍵的是，當(dāng)前全球幾乎沒有芯片工廠使用二維材料。假如將其引入現(xiàn)有產(chǎn)線可能會(huì)造成污染，進(jìn)而會(huì)對(duì)其他電子器件造成不可估量的影響，所以沒有任何芯片廠商能夠接受這一局面。正因此，二維材料要想發(fā)揮價(jià)值，就必須與成熟的硅基 CMOS 工藝進(jìn)行深度融合。

那么，如何將二維材料和 CMOS 加以集成，同時(shí)又不會(huì)破壞材料性能？這個(gè)問題似乎很難破局，因?yàn)?CMOS 電路表面有很多元件，而二維材料又非常薄，假如直接將二維材料鋪設(shè)到 CMOS 電路上，很容易造成破裂。受限于此，此前二維半導(dǎo)體的研究者們都是在非常平整的原生襯底上對(duì)二維材料進(jìn)行加工。

面對(duì)這一問題，其中一種破題思路是讓磨平的 CMOS 襯底去適應(yīng)二維材料，但是另一個(gè)難題在于人們很難實(shí)現(xiàn)原子級(jí)的平整。本次團(tuán)隊(duì)的思路則是反著來的，即讓二維材料去適應(yīng) CMOS。二維材料具備一定的柔性，為此他們?cè)谀K化集成方案的幫助之下，在制造上將二維存儲(chǔ)電路與 CMOS 電路進(jìn)行分離，然而再利用高密度單片互連技術(shù)，在 CMOS 控制電路上實(shí)現(xiàn)完整的芯片集成。通過使用一種模塊化結(jié)構(gòu)，以及使用一個(gè)精心設(shè)計(jì)的二維 CMOS 模塊接口，他們將二維材料和 CMOS 進(jìn)行連接，通過電路接口的靈活設(shè)計(jì)，解決了器件技術(shù)的兼容性問題。同時(shí)，他們利用逐步釋放轉(zhuǎn)移和多步多尺度退火的技術(shù)，讓二維材料能夠共形地貼合在起伏不平的 CMOS 表面，這讓前者能夠溫和地釋放殘余應(yīng)力?；谶@一技術(shù)創(chuàng)新，他們?cè)谠映叨壬蠈?shí)現(xiàn)了二維材料與 CMOS 襯底的緊密貼合，并實(shí)現(xiàn)了較高的良率。

（來源：https://www.nature.com/articles/s41586-025-09621-8#）

本次論文顯示，為了實(shí)現(xiàn)更加“友好”的二維封裝，他們開發(fā)了一種保護(hù)性封裝策略。首先，其采用了區(qū)域特異性靜電放電保護(hù)的方法，針對(duì)不同類型的焊盤設(shè)計(jì)了四種靜電放電保護(hù)電路。其次，他們使用了室溫超聲鍵合，以此來替代傳統(tǒng)熱壓鍵合，從而能夠降低熱預(yù)算和應(yīng)力預(yù)算，進(jìn)而能將封裝后的二維電路的泄漏電流降低一個(gè)數(shù)量級(jí)以上。再次，在進(jìn)行芯片貼裝時(shí)，他們使用了室溫固化粘合劑，從而能夠進(jìn)一步地減少熱損傷。

與此同時(shí)，其還提出一種跨平臺(tái)的系統(tǒng)設(shè)計(jì)集成框架，它便是前面提到的“長(zhǎng)纓（CY-01）架構(gòu)”。一方面，該架構(gòu)采用了串?dāng)_抑制的二維或非門（NOR gate）閃存電路設(shè)計(jì)方案，即采用或非門架構(gòu)和半選方案（Half-Select Scheme），借此將編程和擦除串?dāng)_引起的閾值電壓漂移抑制在極低水平。另一方面，該架構(gòu)采用了電壓域兼容設(shè)計(jì)方案，針對(duì)二維閃存操作所需要的負(fù)電壓和高電壓，該團(tuán)隊(duì)在 CMOS 的電源開關(guān)模塊中設(shè)計(jì)了隔離 N 型金屬氧化物半導(dǎo)體，利用隔離環(huán)合深 N 阱，實(shí)現(xiàn)了局部負(fù)壓偏置和高耐壓。最后，該架構(gòu)采用了阻抗匹配設(shè)計(jì)方案，借此針對(duì)字線緩沖器、位線緩沖器和源線緩沖器以及靈敏放大器進(jìn)行了優(yōu)化，讓它們的驅(qū)動(dòng)能力和讀取能力可以和二維閃存模塊的阻抗相匹配。具體來說，該團(tuán)隊(duì)使用邏輯努力理論（Logical Effort Theory）優(yōu)化了緩沖器中的反相器鏈，提升了驅(qū)動(dòng)能力和信號(hào)速度。這一架構(gòu)解決了二維電子器件新機(jī)制與傳統(tǒng) CMOS 工藝之間的兼容性問題，完成了二維電路設(shè)計(jì)與 CMOS 外圍電路之間的協(xié)同設(shè)計(jì)和驗(yàn)證。

（來源：https://www.nature.com/articles/s41586-025-09621-8#）

總的來說，本次成果為攻克新興二維電子器件與成熟硅基 CMOS 平臺(tái)的集成難題打造了一個(gè)系統(tǒng)性的可推廣方案，涵蓋了工藝、架構(gòu)、封裝、電路和系統(tǒng)設(shè)計(jì)的全鏈條，證明二維材料有潛力在現(xiàn)有硅芯片產(chǎn)業(yè)生態(tài)中起到一定替代作用。

周鵬是本次論文的共同通訊作者之一，共同一作兼共同通訊作者是復(fù)旦大學(xué)劉春森研究員。周鵬從 17 歲考入復(fù)旦大學(xué)以來，除了中間有一年去韓國(guó)首爾大學(xué)訪學(xué)，其余時(shí)間幾乎都在復(fù)旦。而劉春森其本科和博士分別畢業(yè)于吉林大學(xué)和復(fù)旦大學(xué)。這說明該團(tuán)隊(duì)的一系列成果具備較好的本土原創(chuàng)性，同時(shí)他們也憑借這一系列成果成為了國(guó)際公認(rèn)的將二維材料推向集成電路應(yīng)用前沿的核心貢獻(xiàn)團(tuán)隊(duì)。對(duì)于該團(tuán)隊(duì)的領(lǐng)隊(duì)者周鵬，有媒體報(bào)道稱他是一個(gè)“有些慢”的 70 后科研人員 [3]，無論是卡著 35 歲以下的年齡線在 34 歲時(shí)申請(qǐng)到“上海市青年科技啟明星計(jì)劃”，還是卡著 45 歲以下的年齡線在 45 歲時(shí)入選國(guó)內(nèi)某獎(jiǎng)項(xiàng)名單，他似乎總是在與年齡做博弈。20 年前，他就開始研究存儲(chǔ)器，直到 2018 年其成果才開始慢慢“出圈”，到了 2025 年則迎來科研生涯中前所未有的小爆發(fā)。

當(dāng)然，發(fā)論文并不是這一系列研究的全部。前面提到，本次芯片已經(jīng)成功流片，從官方信息來看此次團(tuán)隊(duì)在商業(yè)落地上也有著更大的“野望”。目前，他們正在建立實(shí)驗(yàn)基地，通過與相關(guān)機(jī)構(gòu)合作來打造自主主導(dǎo)的工程化項(xiàng)目，計(jì)劃在三到五年之內(nèi)將該芯片集成到兆量級(jí)水平，由此產(chǎn)生的知識(shí)產(chǎn)權(quán)和 IP 可以授權(quán)給合作企業(yè)。

屆時(shí)，這也將給 AI 的發(fā)展帶來一定助力。未來，AI 模型的數(shù)量仍將繼續(xù)新增，而 AI 發(fā)展的瓶頸正在從前端算力轉(zhuǎn)向后端存儲(chǔ)和后端數(shù)據(jù)。假如本次芯片能夠走向大規(guī)模應(yīng)用，那么它所擁有的訪問速度優(yōu)勢(shì)以及其他優(yōu)勢(shì)，將給 AI 和大數(shù)據(jù)帶來速度更高、能耗更低的數(shù)據(jù)支撐方案。屆時(shí)，二維閃存或?qū)⒊蔀?AI 時(shí)代的標(biāo)準(zhǔn)存儲(chǔ)方案。與此同時(shí)，這款芯片也是中國(guó)芯片領(lǐng)域的“源技術(shù)”之一，讓中國(guó)在下一代存儲(chǔ)技術(shù)上掌握了一定主動(dòng)權(quán)，能為中國(guó)芯片自主發(fā)展帶來一定助力。

參考資料：

1.周鵬的百科資料 https://baike.baidu.com/item/%E5%91%A8%E9%B9%8F/7314692

2.Liu, C., Jiang, Y., Shen, B. et al. A full-featured 2D flash chip enabled by system integration. Nature (2025).https://doi.org/10.1038/s41586-025-09621-8

3. 其他報(bào)道 https://news.sciencenet.cn/htmlnews/2025/6/545613.shtm

復(fù)旦大學(xué)新聞博客 https://mp.weixin.qq.com/s/4aOdPuNBUPXpLOXtIe84qw

周鵬個(gè)人主頁 https://sme.fudan.edu.cn/60/68/c31158a352360/page.htm

劉春森個(gè)人主頁 https://fics.fudan.edu.cn/b3/35/c22620a242485/page.htm

運(yùn)營(yíng)/排版：何晨龍