此舉可有效減少芯片內(nèi)部空間浪費(fèi)。

三星電子晶圓代工推出全新溫度傳感器設(shè)計(jì)IP，一舉解決2納米等最尖端極微工藝的最大難題發(fā)熱問(wèn)題與面積效率，以此構(gòu)筑差異化領(lǐng)先競(jìng)爭(zhēng)力。根據(jù)ISSCC 2026發(fā)布資料，三星電子開(kāi)發(fā)出一項(xiàng)新技術(shù)，將原本置于芯片前端工藝（FEoL）的溫度傳感器移至后端布線層（BEoL），完全不占用核心運(yùn)算區(qū)域面積。業(yè)內(nèi)預(yù)計(jì)，此舉可有效減少芯片內(nèi)部空間浪費(fèi)。

微縮工藝觸頂瓶頸，“后置布局”釋放空間

半導(dǎo)體工藝不斷微縮，芯片內(nèi)部熱密度會(huì)急劇攀升。若熱量無(wú)法得到有效控制，漏電流將呈指數(shù)級(jí)增長(zhǎng)，嚴(yán)重?fù)p害能效表現(xiàn)。此前，無(wú)晶圓廠半導(dǎo)體設(shè)計(jì)企業(yè)為監(jiān)測(cè)溫度，均在芯片前端工藝（FEoL）區(qū)域內(nèi)置溫度傳感器。但該方案存在致命缺陷：傳感器會(huì)擠占本應(yīng)安放晶體管等核心運(yùn)算器件的空間，而晶體管正是芯片的“大腦”。

一位IP行業(yè)人士表示：“工藝越先進(jìn)，熱密度與漏電流增幅越大，因此溫度傳感器的精度與布局直接決定芯片整體性能。沿用傳統(tǒng)方案占用FEoL區(qū)域，勢(shì)必浪費(fèi)運(yùn)算器件布局的黃金空間?！?/p>

為破解這一難題，業(yè)內(nèi)長(zhǎng)期研究利用芯片后端金屬布線層（BEoL）的“金屬電阻”打造溫度傳感器。但核心障礙在于檢測(cè)精度：通常采用后端布線層的方案，溫度檢測(cè)精度會(huì)低于前端傳感器；若強(qiáng)行提升精度，又會(huì)導(dǎo)致數(shù)據(jù)轉(zhuǎn)換速度變慢，陷入兩難困境。

三星此次推出的2納米溫度傳感器IP，成功突破這一技術(shù)壁壘，方案采用后端布線層，完全不占用核心運(yùn)算區(qū)域面積，同時(shí)大幅提升檢測(cè)精度、顯著縮短轉(zhuǎn)換時(shí)間。

密集“多點(diǎn)測(cè)溫”繪制芯片內(nèi)部熱分布圖

業(yè)內(nèi)評(píng)價(jià)，該技術(shù)并非單純的工藝優(yōu)化，更有望成為下一代芯片設(shè)計(jì)的核心解決方案。由于傳感器不占用核心面積，可在芯片內(nèi)部輕松密集布置數(shù)十、上百個(gè)傳感器。半導(dǎo)體行業(yè)人士稱：“基于金屬電阻的后置溫度傳感器，憑借空間利用率與先進(jìn)工藝穩(wěn)定性，被視作下一代半導(dǎo)體設(shè)計(jì)的極具潛力技術(shù)。尤其適合多點(diǎn)測(cè)溫，可精準(zhǔn)捕捉芯片各處溫度，實(shí)時(shí)繪制‘熱分布圖’?！?/p>

業(yè)內(nèi)分析稱，該技術(shù)可無(wú)死角實(shí)時(shí)監(jiān)測(cè)熱量集中的熱點(diǎn)區(qū)域，從而極為精準(zhǔn)地避免因發(fā)熱導(dǎo)致的強(qiáng)制性能降頻。

能否成為Exynos的救星？

晶圓代工市場(chǎng)最大焦點(diǎn)，在于該技術(shù)能否落地應(yīng)用。目前該技術(shù)在2納米工藝設(shè)計(jì)套件（PDK）中的集成程度尚未明確。但業(yè)內(nèi)預(yù)計(jì)，三星電子將積極考慮將其應(yīng)用于自研移動(dòng)應(yīng)用處理器（AP）Exynos等高性能芯片。

據(jù)悉，三星電子以今年量產(chǎn)為目標(biāo)的Exynos 2700（Ulysses），設(shè)計(jì)推進(jìn)相對(duì)順利。同時(shí)，三星電子正在研發(fā)下一代移動(dòng)AP Exynos 2800，代號(hào)為Vanguard，目標(biāo)年內(nèi)完成流片。Exynos 2800將采用三星電子最先進(jìn)的2納米工藝量產(chǎn)，具體將搭載第二代2納米工藝的改進(jìn)版本SF2P+。三星電子原計(jì)劃從2027年起量產(chǎn)1.4納米工藝（SF1.4），但后來(lái)決定將重心轉(zhuǎn)向良率穩(wěn)定與優(yōu)化，而非激進(jìn)推進(jìn)工藝迭代，因此1.4納米量產(chǎn)計(jì)劃將推遲約兩年，轉(zhuǎn)而追加投資今年即將量產(chǎn)的SF2P改進(jìn)版SF2P+。SF2P相比第一代2納米工藝（SF2）性能提升12%，功耗降低25%，芯片面積縮小8%。SF2P+在此基礎(chǔ)上，還將應(yīng)用光學(xué)縮微（Optic Shrink）技術(shù)，通過(guò)光學(xué)技術(shù)優(yōu)化按比例縮小半導(dǎo)體電路尺寸，整體減小芯片面積，有利于進(jìn)一步提升性能與能效。

值得注意的是，即便Exynos系列完成性能升級(jí)，仍在先進(jìn)工藝漏電流控制、能效優(yōu)化上遭遇瓶頸。而后置溫度傳感器，有望為這一長(zhǎng)期難題提供突破口。

IP行業(yè)人士表示：“采用后端金屬電阻方案制造同款系統(tǒng)級(jí)芯片（SoC），原本被傳感器占用的前端面積，可全部用于運(yùn)算器件或存儲(chǔ)單元。最終既能在同等性能下縮小芯片尺寸，也能在相同尺寸內(nèi)集成更多功能，帶來(lái)顯著設(shè)計(jì)優(yōu)勢(shì)?！?/p>

目前三星電子已將2nm工藝良率提升至最高60%以上。該工藝良率在去年下半年時(shí)還僅停留在20%區(qū)間。作為對(duì)比，臺(tái)積電2nm工藝良率在60%~70%水平，半導(dǎo)體工藝良率的提升，不僅能夠降低制造成本，也能帶來(lái)更多新訂單機(jī)會(huì)。

*聲明：本文系原作者創(chuàng)作。文章內(nèi)容系其個(gè)人觀點(diǎn)，我方轉(zhuǎn)載僅為分享與討論，不代表我方贊成或認(rèn)同，如有異議，請(qǐng)聯(lián)系后臺(tái)。