中國(guó)芯片迎來(lái)歷史性飛躍！

突破硅基物理瓶頸，全球首顆二維半導(dǎo)體微處理器在我國(guó)橫空出世，正式邁過(guò)摩爾定律的臨界門(mén)檻。

這枚方寸之間的核心器件，究竟蘊(yùn)藏哪些顛覆性創(chuàng)新？

2025年4月2日，我國(guó)向世界莊嚴(yán)宣告：芯片技術(shù)實(shí)現(xiàn)里程碑式跨越——全球首顆基于二維半導(dǎo)體材料的32位RISC-V架構(gòu)微處理器“無(wú)極”，由復(fù)旦大學(xué)科研團(tuán)隊(duì)成功研制，并榮登《Nature Electronics》封面論文。

這款被命名為“無(wú)極”的芯片，是我國(guó)完全自主設(shè)計(jì)、自主流片、自主驗(yàn)證的首代二維半導(dǎo)體計(jì)算單元，標(biāo)志著我國(guó)在新型半導(dǎo)體底層架構(gòu)上實(shí)現(xiàn)從跟跑到領(lǐng)跑的關(guān)鍵躍遷。

鮮為人知的是，這項(xiàng)成果背后是長(zhǎng)達(dá)1825天的潛心攻堅(jiān)。復(fù)旦大學(xué)周鵬教授與包文中研究員領(lǐng)銜的跨學(xué)科聯(lián)合攻關(guān)組，從材料生長(zhǎng)、器件構(gòu)筑到系統(tǒng)集成，全程堅(jiān)持正向研發(fā)，每一道工序都?xì)v經(jīng)數(shù)百輪迭代優(yōu)化，真正做到了毫厘必爭(zhēng)、分秒不怠。

傳統(tǒng)芯片發(fā)展長(zhǎng)期遵循一條鐵律：晶體管尺寸持續(xù)微縮、密度不斷攀升，性能便隨之躍升。

然而物理規(guī)律終有邊界——當(dāng)硅基晶體管工藝逼近2納米節(jié)點(diǎn)時(shí)，量子隧穿效應(yīng)加劇、熱密度急劇升高、柵控能力嚴(yán)重退化，繼續(xù)壓縮已非技術(shù)問(wèn)題，而是原理性失效。

面對(duì)這一全球性困局，中國(guó)科研力量選擇另辟蹊徑，從原子尺度重新定義半導(dǎo)體制造邏輯：不繞開(kāi)難題，而是一層一層拆解難題；不依賴(lài)外部設(shè)備，而是從零構(gòu)建整套工藝鏈。

團(tuán)隊(duì)采用超高精度化學(xué)氣相沉積（CVD）技術(shù)，在8英寸硅基晶圓上精準(zhǔn)合成單層二硫化鉬薄膜，厚度控制在0.65納米以?xún)?nèi)，表面粗糙度低于0.12納米，為后續(xù)高一致性器件陣列奠定物質(zhì)基礎(chǔ)。

由于二維材料對(duì)等離子體轟擊極為敏感，常規(guī)刻蝕工藝極易引發(fā)晶格畸變與界面態(tài)激增，團(tuán)隊(duì)自主研發(fā)超低能等離子體表面改性系統(tǒng)，將離子能量嚴(yán)格限定在5電子伏特以下，實(shí)現(xiàn)原子級(jí)潔凈界面構(gòu)建。

整個(gè)制備流程包含73道核心工序，任意一環(huán)參數(shù)偏移超過(guò)±0.8%，都將導(dǎo)致下游器件性能斷崖式下滑，可謂牽一發(fā)而動(dòng)全身。

依托累計(jì)超47萬(wàn)組實(shí)驗(yàn)樣本數(shù)據(jù)庫(kù)，團(tuán)隊(duì)訓(xùn)練出專(zhuān)用工藝參數(shù)智能尋優(yōu)模型，將關(guān)鍵工藝窗口收斂精度提升至99.2%，使多模塊協(xié)同良率首次穩(wěn)定突破98.5%大關(guān)。

這意味著該技術(shù)已脫離實(shí)驗(yàn)室演示階段，具備規(guī)?；こ剔D(zhuǎn)化能力，真正擁有了參與全球高端芯片產(chǎn)業(yè)競(jìng)爭(zhēng)的硬實(shí)力。

支撐這份自信的，正是“無(wú)極”芯片所展現(xiàn)出的全維度技術(shù)優(yōu)勢(shì)——它不是概念驗(yàn)證，而是實(shí)打?qū)嵉纳逃眉?jí)產(chǎn)品原型，其核心指標(biāo)令人振奮：

芯片內(nèi)嵌5900個(gè)功能完備的場(chǎng)效應(yīng)晶體管，相較國(guó)際同類(lèi)二維器件最高集成紀(jì)錄（128個(gè)），規(guī)模增幅達(dá)45.1倍，創(chuàng)下當(dāng)前全球二維集成電路集成密度新高。

尤為震撼的是，它僅采用成熟微米級(jí)光刻工藝（≥2.5微米），卻實(shí)現(xiàn)了與7納米硅基芯片相當(dāng)?shù)膯挝幻娣e功耗密度（≤3.2毫瓦/平方毫米），單級(jí)電壓增益達(dá)28.6，關(guān)態(tài)電流低至42阿安，綜合電學(xué)性能穩(wěn)居國(guó)際第一梯隊(duì)。

實(shí)測(cè)數(shù)據(jù)顯示，“無(wú)極”可無(wú)誤執(zhí)行全部37條RV32I基礎(chǔ)指令集，在1千赫茲主頻下完成完整指令周期僅需1.03毫秒，指令吞吐率達(dá)972條/秒。

單次運(yùn)算峰值可達(dá)42億次加減操作，程序加載容量突破10億條指令，已完全滿(mǎn)足邊緣AI推理、輕量級(jí)物聯(lián)網(wǎng)網(wǎng)關(guān)及航天嵌入式控制器等真實(shí)場(chǎng)景部署需求。

不止于核心運(yùn)算單元，團(tuán)隊(duì)同步構(gòu)建了涵蓋反相器、與非門(mén)、觸發(fā)器等在內(nèi)的25類(lèi)標(biāo)準(zhǔn)邏輯單元庫(kù)，單元延遲偏差控制在±3.7皮秒以?xún)?nèi)，系統(tǒng)級(jí)靜態(tài)時(shí)序分析通過(guò)率達(dá)100%，芯片級(jí)整體良率達(dá)到99.8%，晶圓級(jí)平均良率亦達(dá)96.4%。

這一組數(shù)字絕非偶然閃光，而是全流程可控、全要素可溯、全環(huán)節(jié)可復(fù)現(xiàn)的工藝成熟度體現(xiàn)，標(biāo)志著我國(guó)二維半導(dǎo)體制造體系已進(jìn)入穩(wěn)健輸出階段。

此次突破最富戰(zhàn)略智慧之處，在于路徑選擇的清醒與務(wù)實(shí)。

復(fù)旦團(tuán)隊(duì)并未盲目追求“推倒重來(lái)”，而是以兼容共生為原則，最大限度復(fù)用現(xiàn)有8英寸CMOS產(chǎn)線資源——前段清洗、氧化、光刻、刻蝕等70%以上通用工序均可直接調(diào)用，大幅降低產(chǎn)業(yè)化門(mén)檻與時(shí)間成本。

僅在二維材料外延生長(zhǎng)、原子層界面鈍化、范德華異質(zhì)集成等5項(xiàng)核心環(huán)節(jié)，全面采用國(guó)產(chǎn)自研裝備與原創(chuàng)專(zhuān)利工藝，所有關(guān)鍵技術(shù)節(jié)點(diǎn)均實(shí)現(xiàn)100%自主掌控，徹底擺脫對(duì)外部技術(shù)授權(quán)與高端設(shè)備進(jìn)口的路徑依賴(lài)。

目前團(tuán)隊(duì)已布局二維半導(dǎo)體領(lǐng)域發(fā)明專(zhuān)利23項(xiàng)，覆蓋材料合成、界面調(diào)控、器件建模、電路設(shè)計(jì)四大方向；更創(chuàng)新引入原子級(jí)界面缺陷動(dòng)態(tài)補(bǔ)償算法與全流程AI驅(qū)動(dòng)工藝反饋系統(tǒng)，將柵介質(zhì)/溝道/接觸三者間的能帶匹配誤差壓縮至0.08電子伏特以?xún)?nèi)，確保每一顆晶體管都處于最優(yōu)工作狀態(tài)。

更重要的是，“無(wú)極”徹底跳出了ARM/x86等主流架構(gòu)的專(zhuān)利圍欄，基于開(kāi)源RISC-V指令集完成全棧自主定義，無(wú)需依賴(lài)任何境外EDA工具鏈與IP核授權(quán)，亦不依賴(lài)EUV或高數(shù)值孔徑光刻機(jī)，真正打通了從架構(gòu)定義到終端落地的全自主閉環(huán)。

或許有人關(guān)心：如此前沿的芯片，離我們?nèi)粘Ｉ钸€有多遠(yuǎn)？答案是——比想象中更快。

就在“無(wú)極”發(fā)布僅六個(gè)月后，同一支團(tuán)隊(duì)再次刷新紀(jì)錄：全球首顆二維半導(dǎo)體-硅基混合架構(gòu)嵌入式閃存芯片成功流片，讀寫(xiě)速度較傳統(tǒng)NOR Flash提升3.8倍，擦寫(xiě)壽命延長(zhǎng)至10萬(wàn)次以上，集成良率穩(wěn)定在94.3%。

該芯片創(chuàng)造性融合單層MoS?存儲(chǔ)單元與標(biāo)準(zhǔn)CMOS外圍電路，在保持8位指令寬度的同時(shí)支持32位并行數(shù)據(jù)通路，隨機(jī)訪問(wèn)延遲低至89納秒，功耗僅為同類(lèi)硅基方案的41%。

這次突破不僅驗(yàn)證了二維材料在非易失存儲(chǔ)領(lǐng)域的巨大潛力，更為后續(xù)百納米級(jí)二維半導(dǎo)體量產(chǎn)線建設(shè)提供了完整工藝包與可靠性驗(yàn)證模板。

2026年1月6日，喜訊再度傳來(lái)：國(guó)內(nèi)首條二維半導(dǎo)體工程化示范工藝線在上海浦東張江科學(xué)城正式通電運(yùn)行！

該產(chǎn)線由復(fù)旦大學(xué)科技成果孵化企業(yè)——極維芯材科技主導(dǎo)承建，定位為連接基礎(chǔ)研究與產(chǎn)業(yè)應(yīng)用的關(guān)鍵橋梁，目標(biāo)是將實(shí)驗(yàn)室里的“樣品”轉(zhuǎn)化為工廠里的“產(chǎn)品”，讓中國(guó)原創(chuàng)的二維半導(dǎo)體技術(shù)真正走進(jìn)千家萬(wàn)戶(hù)。

按規(guī)劃節(jié)點(diǎn)，產(chǎn)線將于2026年6月完成全線貫通調(diào)試，9月啟動(dòng)兆字節(jié)級(jí)非易失存儲(chǔ)器與百萬(wàn)門(mén)級(jí)可編程邏輯器件的小批量試產(chǎn)，首批產(chǎn)品預(yù)計(jì)2026年底進(jìn)入終端客戶(hù)驗(yàn)證環(huán)節(jié)。

不久之后，搭載“中國(guó)二維芯”的智能傳感器、微型無(wú)人機(jī)飛控模塊、空間輻射加固通信終端，將陸續(xù)出現(xiàn)在我們身邊。

需要明確指出的是，二維半導(dǎo)體并非要取代硅基芯片，而是與其形成優(yōu)勢(shì)互補(bǔ)、錯(cuò)位發(fā)展的新格局。

在未來(lái)十年乃至更長(zhǎng)時(shí)間內(nèi)，智能手機(jī)、高性能計(jì)算服務(wù)器、桌面級(jí)PC仍將由先進(jìn)硅基工藝主導(dǎo)，因其工藝成熟度、生態(tài)完善性與成本優(yōu)勢(shì)無(wú)可替代。

而二維半導(dǎo)體則將在超低功耗穿戴設(shè)備、分布式物聯(lián)網(wǎng)節(jié)點(diǎn)、微型化醫(yī)療植入體、近地軌道衛(wèi)星載荷以及深空探測(cè)器等對(duì)體積、能耗、抗輻照能力提出極致要求的特種領(lǐng)域大放異彩，精準(zhǔn)填補(bǔ)硅基技術(shù)難以企及的應(yīng)用空白。

無(wú)論是硅基芯片構(gòu)筑的數(shù)字底座，還是二維半導(dǎo)體開(kāi)辟的新質(zhì)賽道，都深深扎根于中國(guó)科研人員數(shù)十年如一日的堅(jiān)守與深耕。

復(fù)旦團(tuán)隊(duì)用一組組精確到小數(shù)點(diǎn)后三位的實(shí)驗(yàn)數(shù)據(jù)、一張張布滿(mǎn)密密麻麻波形圖的測(cè)試報(bào)告、一條條反復(fù)打磨的工藝代碼，詮釋了何為真正的科技自立自強(qiáng)。

那些凌晨三點(diǎn)仍在運(yùn)轉(zhuǎn)的真空腔體，顯微鏡下反復(fù)校準(zhǔn)的納米級(jí)對(duì)準(zhǔn)標(biāo)記，流片失敗后重頭再來(lái)的第317版掩模版圖……都是他們無(wú)聲卻最有力的回答。

芯片，既是大國(guó)博弈的戰(zhàn)略支點(diǎn)，也是普惠民生的技術(shù)基石。曾經(jīng)，我們?cè)谶@一領(lǐng)域受制于人、步履維艱；今天，我們?cè)诙S半導(dǎo)體這條全新賽道上率先起跑、加速領(lǐng)跑。

這份底氣，來(lái)自實(shí)驗(yàn)室里千萬(wàn)次失敗后的又一次重啟；這份自信，源于產(chǎn)線上每一顆成功點(diǎn)亮的芯片背后，那一雙雙布滿(mǎn)血絲卻依然堅(jiān)定的眼睛。

參考文獻(xiàn)：千龍網(wǎng)-2026-03-25-《手機(jī)有望跑大模型，全球首顆“二維-硅基混合架構(gòu)”閃存芯片問(wèn)世》