公眾號記得加星標(biāo)??，第一時間看推送不會錯過。

現(xiàn)代數(shù)據(jù)中心的光互連將電信號轉(zhuǎn)換為光子，通過低損耗玻璃波導(dǎo)和光纖傳輸光子，然后再將光子轉(zhuǎn)換回電信號。該供應(yīng)鏈最好理解為一系列緊密耦合的、對良率高度敏感的加工環(huán)節(jié)：

(a) 關(guān)鍵元素的獲取和提純，制成半導(dǎo)體級原料；

(b) 加工成化合物半導(dǎo)體襯底；

(c) 原子級構(gòu)建有源光電層；

(d) 微加工成光子集成電路 (PIC) 和分立器件；

(e) 精密光機封裝和光纖耦合；

(f) 電子集成到可插拔或共封裝模塊中，并進行廣泛的測試和校準。

經(jīng)濟效益主要取決于缺陷密度、工藝控制以及亞微米級對準和氣密封裝的可制造性，而非原材料成本，因為這些因素直接影響整個供應(yīng)鏈的良率、周期時間和合格廢品率。由于化合物半導(dǎo)體光子學(xué)尚未像硅CMOS那樣擁有相同的晶圓尺寸、工具標(biāo)準化和全球分布式代工產(chǎn)能，因此出現(xiàn)了結(jié)構(gòu)縮放方面的限制；結(jié)果，新增需求通常表現(xiàn)為交貨期延長和利潤波動，而不是平穩(wěn)的產(chǎn)量增長。

步驟 0：采礦、冶煉和精煉（副產(chǎn)品為銦，這是限制因素）

銦的上游制約因素是結(jié)構(gòu)性的：目前尚無經(jīng)濟效益顯著的原生銦礦，銦主要作為含鋅礦石加工的副產(chǎn)品回收，通常來自閃鋅礦衍生的鋅流。美國地質(zhì)調(diào)查局（USGS）指出，銦主要產(chǎn)自鋅礦加工過程中產(chǎn)生的殘渣，這進一步表明銦的供應(yīng)與鋅的開采、選礦、冶煉和精煉決策密切相關(guān)，而不僅僅是與銦的需求相關(guān)。

銦的副產(chǎn)品屬性造成了三個相互疊加的供應(yīng)摩擦：

• 短期內(nèi)供應(yīng)彈性有限，因為增加銦的回收量需要在冶煉廠和精煉廠安裝相應(yīng)的工藝流程、試劑和冶金技術(shù)，而這些設(shè)施可能并不具備，或者在經(jīng)濟效益不佳時可能不會投入使用。USGS《2023年銦年鑒》指出，大多數(shù)鋅生產(chǎn)商沒有配備銦加工工藝流程，這意味著在現(xiàn)有配置下，鋅礦石中相當(dāng)一部分銦無法被回收利用。

• 回收率對殘渣化學(xué)性質(zhì)和雜質(zhì)控制非常敏感：銦富集于特定的中間殘渣中（例如，浸出殘渣、煙塵、黃鉀鐵礬類副產(chǎn)品、爐渣），提取路線通常采用濕法冶金（酸浸，然后進行選擇性沉淀和/或溶劑萃取和置換），之后再通過電解精煉或區(qū)域精煉步驟達到高純度。

• 用于光子學(xué)的銦的供應(yīng)按純度劃分。半導(dǎo)體和光電子器件對銦的純度要求高于許多傳統(tǒng)應(yīng)用，因此即使有低品位銦可用，也越來越依賴于能夠生產(chǎn)和認證超高純度金屬和化合物的專業(yè)精煉廠。

美國地質(zhì)調(diào)查局（USGS）的研究證實了副產(chǎn)品動態(tài)，該研究表明銦并不形成原生礦床，主要作為閃鋅礦冶煉鋅金屬的副產(chǎn)品回收。從風(fēng)險角度來看，這種耦合關(guān)系意味著，即使銦在地質(zhì)上以微量形式存在，光學(xué)需求沖擊也可能面臨瓶頸，因為工業(yè)回收能力和激勵機制決定了產(chǎn)量。USGS《2023年銦年鑒》估計，2023年全球原生精煉銦產(chǎn)量為1020噸，其中中國預(yù)計為690噸（占全球原生精煉產(chǎn)量的68%），這凸顯了精煉階段的集中風(fēng)險，因為回收回路和提純能力都集中在這一階段。

即使在精礦供應(yīng)充足的情況下，鋅精礦貿(mào)易流向的變化、精煉廠的投產(chǎn)或政策限制等因素也可能導(dǎo)致殘渣處理地點的改變，從而擾亂供應(yīng)鏈。同一本年鑒指出，原生銦主要從鋅精礦冶煉過程中產(chǎn)生的殘渣中回收，強調(diào)“瓶頸”不在于礦石的可用性，而在于殘渣的處理和精煉。

步驟 1：襯底（磷化銦晶體生長和晶圓制造）

高性能數(shù)據(jù)通信和電信光子學(xué)通常依賴于含銦的III-V族半導(dǎo)體，特別是基于InP和InGaAs的材料，因為它們支持在單模光纖通信所用波長下高效地產(chǎn)生和檢測光。美國地質(zhì)調(diào)查局（USGS）發(fā)布的《2023年銦》年鑒明確指出，InP是一種重要的III-V族半導(dǎo)體材料，用于光纖通信激光二極管等光電器件，并指出InP基襯底被用于收發(fā)器中的激光器和光電二極管。這一點至關(guān)重要，因為即使在將波導(dǎo)和調(diào)制器置于硅上的架構(gòu)（硅光子學(xué)）中，激光光源和許多高性能光電二極管仍然經(jīng)常通過外部激光器或異質(zhì)集成的方式保持含銦特性，從而在多個技術(shù)堆棧中保持銦的暴露。

襯底制造工藝將精煉銦（以及高純度磷原料）轉(zhuǎn)化為單晶InP晶錠，最終制成晶圓。由于磷在熔點溫度下具有較高的蒸氣壓，InP晶體的生長比硅晶體的生長更為復(fù)雜，因此需要采用能夠控制蒸氣壓和熱應(yīng)力的生長方法，以減少位錯、翹曲和晶圓破損。住友半導(dǎo)體材料公司在CS ManTech上發(fā)表的一篇論文描述了6英寸InP襯底的開發(fā)，并比較了包括蒸氣壓控制的直拉法（VCZ）、垂直梯度凍結(jié)法（VGF）和垂直舟式法（VB）在內(nèi)的InP晶體生長方法，強調(diào)了在大直徑襯底中控制位錯密度、殘余應(yīng)變和晶圓破損的重要性。該論文還指出，VB生長法可用于生產(chǎn)6英寸Fe摻雜InP襯底，其電性能均勻性可與小尺寸晶圓媲美，同時強調(diào)了翹曲和總厚度變化（TTV）是影響尺寸縮放的關(guān)鍵可制造性指標(biāo)。

在晶錠生長完成后，晶圓切割包括切割、邊緣研磨、研磨和拋光（通常進行雙面拋光以獲得高平整度），隨后進行清洗和表面處理以進行外延生長。機械脆性是一個持續(xù)存在的制約因素：InP 比硅更脆，缺陷引起的裂紋風(fēng)險會隨著晶圓直徑、搬運步驟和薄晶圓加工的增加而增加。晶圓尺寸與硅晶圓尺寸的差距在經(jīng)濟上起著決定性作用。硅晶圓代工廠的標(biāo)準尺寸約為 300 毫米（12 英寸），而 InP 晶圓的直徑歷來較小，這限制了每次生產(chǎn)的芯片數(shù)量，并限制了設(shè)備利用率、自動化和統(tǒng)計過程控制方面的規(guī)模經(jīng)濟效益。

向 150 毫米（6 英寸）InP 晶圓的過渡正在進行中，但仍處于早期階段，產(chǎn)能有限。弗勞恩霍夫太陽能系統(tǒng)研究所 (Fraunhofer ISE) 指出，傳統(tǒng)的 InP 襯底主要為 2 英寸至 4 英寸尺寸，6 英寸 InP 晶圓是近期才出現(xiàn)的，并探討了通過 InP-on-GaAs 工藝實現(xiàn)更大直徑的方法。相干公司 (Coherent) 宣布推出“6 英寸可擴展磷化銦晶圓制造廠”，旨在為人工智能收發(fā)器和 6G 網(wǎng)絡(luò)制造激光器，并將 6 英寸晶圓定位為提高單套設(shè)備產(chǎn)量的轉(zhuǎn)折點；這只是公司的說法，應(yīng)視為方向性預(yù)測，而非獨立驗證的結(jié)果。

Infinera 在 CS ManTech 2025 大會上的演講也同樣將 150 毫米晶圓視為一個規(guī)模杠桿，指出將 InP 晶圓直徑增加到 150 毫米可以顯著提高單片晶圓的良率，從而通過幾何縮放和學(xué)習(xí)效應(yīng)直接降低成本。

從產(chǎn)能角度來看，晶圓尺寸的轉(zhuǎn)變并非僅僅是“更大尺寸的磁盤”問題；它迫使整個下游生態(tài)系統(tǒng)進行重新認證：外延基座、晶圓處理硬件、光刻卡盤、計量工藝以及切割/組裝工具都必須適應(yīng)新的晶圓尺寸、厚度和翹曲分布。因此，規(guī)模化生產(chǎn)的時間線更像是半導(dǎo)體節(jié)點的遷移，而非簡單的資本支出增量。

步驟 2：外延生長（原子尺度工程是瓶頸）

裸露的InP晶圓在機械和電學(xué)上是合適的基底，但缺乏工程化的增益介質(zhì)或結(jié)結(jié)構(gòu)。功能性激光器、調(diào)制器、半導(dǎo)體光放大器（SOA）和光電二極管需要外延堆疊：由不同III-V族合金和摻雜濃度的精確控制層組成，通常包含量子阱和獨立的限制異質(zhì)結(jié)構(gòu)，用于設(shè)定帶隙（波長）、模式限制、閾值電流、斜率效率、線寬和溫度敏感性。層厚和成分控制通常在納米尺度，微小的偏差會非線性地影響器件性能，增加報廢風(fēng)險。這就是為什么外延工藝是一個“高附加值、高脆弱性”的步驟：它耗費大量的設(shè)備時間和前驅(qū)體材料，而上游的任何錯誤都可能在光刻開始之前就使晶圓的下游價值付之東流。

用于磷化銦（InP）光子學(xué)的工業(yè)外延通常采用金屬有機化學(xué)氣相沉積（MOCVD）或分子束外延（MBE）技術(shù)，其中MOCVD因其高產(chǎn)能和均勻性而常用于批量生產(chǎn)。該工藝使用危險且需嚴格控制的前驅(qū)體化學(xué)物質(zhì)；均勻性要求穩(wěn)定的溫度梯度、精確的質(zhì)量流量控制和低污染。在將晶圓送入昂貴的生產(chǎn)線之前，需要進行實時和非原位計量（例如反射率測量、X射線衍射、光致發(fā)光、薄層電阻）來驗證厚度、成分和摻雜分布。

外延工藝中，面向制造的設(shè)計決策既可能簡化也可能復(fù)雜化供應(yīng)鏈。InP激光器通常需要進行再生長步驟（例如，埋入式異質(zhì)結(jié)構(gòu)）以提高光限制和可靠性。每次再生長都會引入額外的光刻、表面處理和污染風(fēng)險，如果界面捕獲缺陷或再生長選擇性失效，則可能成為良率的限制因素。Infinera在其2025年制造展望中，將InP光子制造流程描述為由MOCVD外延以及前端和后端晶圓制造等關(guān)鍵模塊組成，強調(diào)外延工藝已從結(jié)構(gòu)上融入代工廠的成本和良率模型，而非可選的上游服務(wù)。由于外延工藝的“配方”具有高度專有性且與器件密切相關(guān)，因此往往集中在少數(shù)幾家自有晶圓廠和專業(yè)外延加工廠，這限制了需求激增時的可替代性。

步驟 3：晶圓制造（化合物半導(dǎo)體上的光子“前端”和“后端”）

外延生長完成后，晶圓進入光子器件制造環(huán)節(jié)，在此環(huán)節(jié)中，通過光刻、刻蝕、沉積、金屬化和平坦化等工藝來定義器件的光學(xué)和電學(xué)功能。雖然光子器件的制造設(shè)備與半導(dǎo)體加工設(shè)備類似，但工藝窗口卻截然不同。光學(xué)性能對側(cè)壁粗糙度、刻蝕深度誤差和波導(dǎo)寬度變化非常敏感，因為這些因素會導(dǎo)致散射損耗、耦合效率和相位誤差。電學(xué)性能則對接觸電阻、結(jié)漏電流和寄生電容/電感非常敏感，這些因素會限制帶寬。此外，化合物半導(dǎo)體的化學(xué)成分也與半導(dǎo)體不同（例如，InP刻蝕通常使用氯基等離子體），并且通常使用金基金屬化堆疊層，而這些堆疊層在主流硅CMOS工藝中并不常見，這降低了設(shè)備共享的可能性，并增加了對專用生產(chǎn)線的需求。

與硅集成電路制造相比，InP 的一個關(guān)鍵優(yōu)勢在于其能夠單片集成多種功能。Infinera 強調(diào)，InP 可以集成可調(diào)諧激光器和半導(dǎo)體光放大器 (SOA)，并能利用電光效應(yīng)實現(xiàn)高性能調(diào)制器，從而提供高射頻帶寬，將 InP 工藝能力與高速光引擎直接聯(lián)系起來。這意味著，單個晶圓可以包含多種“器件類型”（激光器、調(diào)制器、探測器、無源波導(dǎo)），這些器件具有不同的蝕刻深度、摻雜需求以及熱/電學(xué)限制，從而增加了掩模數(shù)量和工藝復(fù)雜性。

工藝復(fù)雜性是可以量化的。埃因霍溫理工大學(xué)的一份詳細工藝描述列出了制造 InP 光子集成電路 (PIC) 的“243 個步驟”，并列舉了大量的光刻、沉積和刻蝕步驟，這表明 InP PIC 的制造更像是一個成熟但仍然復(fù)雜的特種半導(dǎo)體工藝流程，而非簡單的組裝工藝。同一份文件還描述了使用感應(yīng)耦合等離子體 (ICP) 對 InP 和 InGaAsP 進行干法刻蝕的方法，所用化學(xué)試劑包括 Cl?/Ar/H?，并強調(diào)了在不同 III-V 族層上實現(xiàn)刻蝕選擇性和輪廓控制的必要性。

這種復(fù)雜性導(dǎo)致了設(shè)施方面的限制。專用化合物半導(dǎo)體光子工廠需要專門的污染控制、化學(xué)品處理和工藝技術(shù)。硅工廠的設(shè)備復(fù)用有限，且員工經(jīng)驗也較為集中。因此，新增產(chǎn)能通常需要數(shù)年的建設(shè)和驗證周期，良率提升往往取決于缺陷減少和工藝優(yōu)化，而非簡單的設(shè)備安裝。

步驟4：試驗、測試和收益（實現(xiàn)經(jīng)濟效益的關(guān)鍵所在）

器件結(jié)構(gòu)制造完成后，晶圓必須被加工成可單獨使用的芯片。這通常包括晶圓減薄/背面研磨（如有必要）、貼裝到切割膠帶上，以及通過刀片切割或激光切割進行單片切割。InP 的脆性增加了這一步驟對崩邊、微裂紋和邊緣缺陷的敏感性，這些缺陷在晶圓探針測試期間可能不會顯現(xiàn)出來，但在封裝或熱循環(huán)后會導(dǎo)致早期失效。因此，切割良率取決于機械完整性和電/光學(xué)性能，兩者都必須得到有效控制。

測試是一個多階段的過程，并受到光子學(xué)物理特性的限制。晶圓電學(xué)探測可以驗證器件的連續(xù)性、泄漏情況以及一些器件特性，但完整的激光器表征通常需要光學(xué)接入，對于邊發(fā)射激光器而言，還需要高質(zhì)量的端面，而這些端面可能只有在切割或部分分離后才能獲得。光子集成電路（PIC）測試可以通過光柵耦合器或測試波導(dǎo)來實現(xiàn)，但由于需要進行光纖對準和功率測量，其速度可能比CMOS電學(xué)探測慢，并行度也更低。這使得測試既是良率發(fā)現(xiàn)機制，也是吞吐量的限制因素。

良率是核心經(jīng)濟杠桿，因為它將固定的晶圓和晶圓廠成本轉(zhuǎn)化為每個合格芯片的成本。Infinera明確指出，晶圓制造良率是一個學(xué)習(xí)過程，受缺陷密度驅(qū)動，并指出目前最先進的InP晶圓廠良率歷來落后于硅晶圓廠，其成熟度大致與老一代硅CMOS工藝相當(dāng)。同時，Infinera也提供了可靠性和現(xiàn)場數(shù)據(jù)，表明一旦良率和篩選得到控制，即可達到工業(yè)級性能。實際上，良率管理包括：

(a) 缺陷檢測和分類；

(b) 關(guān)鍵尺寸和蝕刻深度的參數(shù)控制；

(c) 外延均勻性控制；

(d) 通過組裝和現(xiàn)場返修的持續(xù)反饋，找出潛在缺陷的根本原因。

由于公開報告很少直接披露良率，因此通常通過毛利率趨勢、量產(chǎn)爬坡期間的平均售價穩(wěn)定性以及產(chǎn)品認證的節(jié)奏來推斷良率的變化軌跡。

步驟 5：組件組裝和密封封裝（精密瓶頸）

光子芯片只有在完成封裝、散熱、電氣接口和光耦合后才能作為可用組件使用。制造過程中的主要挑戰(zhàn)在于芯片光模與光纖模式之間的精確對準。單模光纖的模場和纖芯幾何形狀較小，這意味著對準公差必須在微米級甚至更小，并且耦合效率會隨著橫向、角度和軸向偏差的增大而急劇下降。一份行業(yè)封裝概述指出，對于纖芯直徑約為 9 μm 的單模光纖應(yīng)用，機械精度需要達到 1 μm 以內(nèi)，并描述了在 XYZ 方向上進行主動對準的方法，即在定位過程中保持光源通電并監(jiān)測耦合功率。

因此，主動對準至關(guān)重要。封裝部分還討論了如何利用微定位和激光焊接固定技術(shù)實現(xiàn)透鏡和光纖尾纖的主動光學(xué)對準，并概述了諸如縫焊和氦氣泄漏測試等氣密性密封方法。對于許多高可靠性應(yīng)用而言，氣密性必不可少，因為濕氣、顆粒物和氣體逸出都會降低光學(xué)元件的性能并改變輸出功率。封裝概述指出，由于存在氣體逸出和光學(xué)元件上可能出現(xiàn)冷凝的風(fēng)險，環(huán)氧樹脂很少用于高性能氣密封裝。

封裝外形尺寸因性能等級而異。歷史上，電信級組件采用“蝶形”氣密封裝，內(nèi)部包含熱電冷卻器 (TEC)、熱敏電阻、光電二極管、隔離器和光纖尾纖；數(shù)據(jù)通信則發(fā)展到基于 TO 封裝的子組件 (TOSA/ROSA)，進而發(fā)展到集成收發(fā)器模塊。封裝概述描述了 TO 封裝的氣密封裝以及后續(xù)將對準的封裝筒連接起來形成 TOSA/ROSA 組件的過程，表明子組件組裝步驟是芯片級光子器件和模塊級產(chǎn)品之間的制造橋梁?，F(xiàn)代數(shù)據(jù)中心光器件越來越多地采用多通道和波分復(fù)用 (WDM) 架構(gòu)（陣列、薄膜濾波器、復(fù)用器/解復(fù)用器和光子集成光學(xué)器件），這增加了對準點的數(shù)量，也提高了自動化難度。自動化組裝必須應(yīng)對芯片位置、透鏡焦距、光纖陣列間距和環(huán)氧樹脂/焊料收縮等部件間的差異，同時還要在溫度變化范圍內(nèi)保持亞微米級的性能。

氣密封裝的供應(yīng)是另一個制約因素。陶瓷/金屬外殼、科瓦合金本體、玻璃金屬饋通、蓋子和光學(xué)窗口等都需要特定的供應(yīng)商，在需求高峰期可能會造成交貨周期瓶頸。由于封裝的可用性會阻礙最終發(fā)貨（即使芯片供應(yīng)充足），而且封裝通常發(fā)生在價值鏈的后期，此時大部分成本已經(jīng)產(chǎn)生，因此經(jīng)濟影響可能不成比例。

可靠性認證和篩選進一步增加了復(fù)雜性和資本投入。Infinera 報告稱，其 InP PIC 技術(shù)已通過 Telcordia GR-468 認證，并指出其擁有大量的現(xiàn)場應(yīng)用經(jīng)驗，報告的 FIT 率極低，同時還采用了 100% 老化測試和篩選流程，旨在防止早期故障。無論具體供應(yīng)商是誰，這都凸顯了一個普遍的行業(yè)要求：數(shù)據(jù)中心級光學(xué)器件必須滿足嚴格的壽命和環(huán)境穩(wěn)定性標(biāo)準，可靠性工程必須成為制造流程不可或缺的一部分，而不是事后考慮的因素。

步驟 6：收發(fā)器模塊（光學(xué)元件 + 高速電子元件 + 系統(tǒng)測試）

最終的光學(xué)子組件與高速電子元件和機械基礎(chǔ)設(shè)施集成，形成可插拔收發(fā)器模塊（或用于板載/共封裝的光引擎）。此時，供應(yīng)鏈成為光子學(xué)和先進電子學(xué)的混合體。關(guān)鍵電子元件通常包括：(a) 激光驅(qū)動器和調(diào)制器驅(qū)動器；(b) 跨阻放大器 (TIA) 和接收器前端；(c) 微控制器和用于偏置、溫度和安全控制的回路；以及 (d) DSP（或 SerDes/重定時器復(fù)合體），用于執(zhí)行均衡、時鐘恢復(fù)，以及通常用于 PAM4 鏈路的前向糾錯 (FEC)，或用于相干鏈路的相干信號處理（ADC/DAC + 高階調(diào)制 + 損傷補償）。這些電子集成電路采用主流 CMOS 工藝制造，然后封裝（通常使用先進基板）并組裝到模塊 PCB 上，該模塊 PCB 通常通過大規(guī)模 SMT 生產(chǎn)線生產(chǎn)。

模塊級的限制在于測試和校準。與許多電子模塊相比，光收發(fā)器需要同時在電氣、光學(xué)和熱學(xué)領(lǐng)域進行驗證。最終測試通常包括光功率、波長/中心頻率、消光比或調(diào)制質(zhì)量、接收機靈敏度、應(yīng)力條件下的誤碼率 (BER) 以及與主機電氣接口要求的符合性。相干模塊還增加了額外的測試維度（例如，調(diào)制精度和 DSP 收斂特性）。測試時間不容忽視，因為光學(xué)測量可能需要穩(wěn)定化、多溫度測試以及使用單位校準常數(shù)，而高速誤碼率測試在低目標(biāo)誤碼率下也可能非常耗時。因此，即使上游芯片和組裝產(chǎn)能充足，測試能力（設(shè)備數(shù)量、處理吞吐量和工程時間）也可能成為出貨的瓶頸。

步驟 6A：共封裝光學(xué)器件 (CPO) 會帶來哪些變化

共封裝光學(xué)器件（CPO）通過將光引擎從面板上的可插拔模塊移至與交換機專用集成電路（ASIC）、圖形處理器（GPU）或其他高帶寬電子集成電路（IC）相同的封裝內(nèi)或附近，重新劃分了價值鏈。一篇2025年發(fā)布的開放獲取綜述將CPO描述為將光子集成電路直接集成到電子IC封裝內(nèi)或附近，并強調(diào)使用毫米級超短電互連來降低信號處理能耗和重定時需求。該綜述還強調(diào)了其電氣方面的考量：在高頻率和高通道速率下，銅互連損耗和板級轉(zhuǎn)換會造成顯著的插入損耗，而可插拔架構(gòu)會在連接器和走線長度上累積大量損耗，從而增加電源和均衡的復(fù)雜性。

CPO 從三個根本方面改變了制造流程。1）組裝方式從模塊制造（PCB + 籠式結(jié)構(gòu) + 可插拔機械裝置）轉(zhuǎn)向先進封裝（2.5D/3D 集成、扇出型晶圓級封裝、TSV/TGV、玻璃波導(dǎo)和集成耦合結(jié)構(gòu)），正如 2025 年評估報告中所述。2）良率耦合性增強：可插拔收發(fā)器不再作為獨立可測試和可更換的單元交付，而是光器件良率和電子器件良率耦合在同一封裝內(nèi)；除非實施可靠的“已知良好”策略和分區(qū)測試，否則光連接、光纖耦合或 PIC 性能方面的故障可能導(dǎo)致昂貴的電子封裝報廢或返工。3）測試訪問受限：封裝內(nèi)的光引擎更難探測，可能需要內(nèi)置測試結(jié)構(gòu)、環(huán)回路徑和新的計量方法。因此，吞吐量瓶頸可能從模塊最終測試轉(zhuǎn)移到晶圓級和封裝級測試，以及必須與先進封裝材料和回流焊工藝兼容的光纖連接工藝。

最終結(jié)果并非簡單地消除限制，而是重新定位和轉(zhuǎn)變限制。可插拔模塊的擴展限制（面板密度、長走線、DSP功耗）得到部分緩解，而先進的封裝良率、熱協(xié)同設(shè)計、光纖連接可靠性和現(xiàn)場可維護性則變得更加重要。這種重新分配直接影響到哪些供應(yīng)商能夠獲得利潤，以及新增資本支出必須部署在哪些方面。

步驟 7：進入數(shù)據(jù)中心（物理層部署和光纖依賴性）

最終部署是將收發(fā)器集成到交換機和服務(wù)器基礎(chǔ)設(shè)施中，并通過橫跨機架、排和建筑物的光纖網(wǎng)絡(luò)將它們連接起來。光纖本身是一條特殊的上游鏈路，具有自身的純度和制造限制?？祵幑久枋隽藢ⅰ盁熁翌A(yù)制棒”固化成固體透明玻璃的過程，其污染物含量以十億分之一（ppb）為單位進行測量；并描述了拉絲工藝，其中將預(yù)制棒放入爐中，以可控的速度拉制光纖，以達到所需的直徑。這些步驟至關(guān)重要，因為光纖的衰減、色散和機械強度直接限制了鏈路預(yù)算和運行可靠性。

單模光纖規(guī)范闡明了光封裝公差為何如此嚴格。ITU-T G.652 標(biāo)準規(guī)定包層直徑為 125.0 μm，公差嚴格；1310 nm 波段的模場直徑為 8.6 μm 至 9.5 μm；此外，該規(guī)范還設(shè)定了極低的最大衰減系數(shù)（例如，G.652.B 光纜在 1310 nm 波段為 0.4 dB/km，在 1550 nm 波段為 0.35 dB/km）。這些幾何尺寸和損耗目標(biāo)清楚地表明，該系統(tǒng)的優(yōu)勢（低遠距離衰減）與制造工藝的實際情況（亞微米級對準和污染控制）密不可分。連接器和熔接點處耦合效率的任何下降或損耗的增加都會消耗鏈路裕量，并可能導(dǎo)致更高的激光功率、更激進的 DSP/FEC 或更短的允許傳輸距離，所有這些都會增加成本和功耗。

在數(shù)據(jù)中心層面，物理層的性能取決于光模塊、光纖類型（單模與多模）、連接器類型（例如，高密度多芯光纖連接器與雙工連接器）以及拓撲結(jié)構(gòu)（葉脊式、軌道優(yōu)化型結(jié)構(gòu)或新興的GPU級架構(gòu)）的協(xié)同優(yōu)化。人工智能集群對光模塊的需求增長往往傾向于更高的通道速率和更高的單機架光纖數(shù)量，這加劇了收發(fā)器供應(yīng)鏈和光纖/光纜組件（包括連接器插芯、對準套管、拋光和清潔工藝）的壓力。其結(jié)果是，任何后期環(huán)節(jié)的限制（例如封裝、測試設(shè)備、光纖跳線）都可能引發(fā)瓶頸，進而影響模塊的可用性和定價。

· 容量、成本和風(fēng)險傳遞機制（跨領(lǐng)域）

產(chǎn)能擴張受制于最慢且最具可替代性的環(huán)節(jié)，這些環(huán)節(jié)通常并非原材料環(huán)節(jié)，而是專門的轉(zhuǎn)化和組裝環(huán)節(jié)。以下機制主導(dǎo)著規(guī)?；袨椋?/p>

· 副產(chǎn)品原料耦合

銦的供應(yīng)受鋅加工經(jīng)濟效益和現(xiàn)有回收工藝的制約。銦主要從鋅礦加工過程中產(chǎn)生的殘渣中提取，而許多鋅生產(chǎn)商缺乏銦加工工藝，這限制了短期內(nèi)的供應(yīng)彈性。精煉產(chǎn)量的集中（例如，預(yù)計中國在2023年將占全球初級精煉產(chǎn)量的68%）加劇了精煉階段的地緣政治和政策敏感性。

· 基材縮放和鑒定

從 2 英寸到 4 英寸，再到 6 英寸 InP 晶圓的過渡，需要對晶體生長過程中的位錯、翹曲和 TTV 進行精確控制，并且需要對下游的外延、晶圓廠操作和后端設(shè)備進行重新認證。各公司發(fā)布的關(guān)于 6 英寸可擴展 InP 晶圓廠的公告表明，其戰(zhàn)略重點在于幾何尺寸的縮小，但由于學(xué)習(xí)曲線涵蓋了整個工藝流程，因此產(chǎn)能爬坡的風(fēng)險仍然很高。

· 外延能力和工藝知識產(chǎn)權(quán)

外延生長是一個高價值、高廢品率的工序；工藝配方均為專有技術(shù)，設(shè)備也均為專用設(shè)備。成分或厚度上的微小偏差都可能導(dǎo)致后續(xù)工序成本大幅增加，因此外延良率和計量精度是決定材料供應(yīng)和成本的關(guān)鍵因素。

· 晶圓廠復(fù)雜性和缺陷密度

InP PIC 的制造可能涉及數(shù)百個工藝步驟；詳細的 InP PIC 工藝描述列舉了 243 個步驟，這說明了缺陷密度和工藝控制為何對良率起決定性作用。這種復(fù)雜性降低了產(chǎn)能復(fù)制的速度，并增加了成熟工藝平臺的稀缺價值。

· 封裝和測試作為限速器

主動對準和氣密封裝從根本上限制了器件的吞吐量，因為定位和固定需要在實時光學(xué)監(jiān)控下進行，且精度通常在微米或亞微米級別，而氣密封裝則需要受控焊接和泄漏測試。篩選和老化測試要求進一步增加了時間和設(shè)備方面的限制，供應(yīng)商披露的信息也強調(diào)，要實現(xiàn)高可靠性，通常需要進行 100% 老化測試和全面的鑒定流程。

· 架構(gòu)的改變可以轉(zhuǎn)移瓶頸

CPO技術(shù)可以縮短板級電氣互連長度，并降低重定時壓力，但同時也增加了對先進封裝技術(shù)的依賴，并將光器件良率與昂貴的電子封裝掛鉤。這可能會將價值和瓶頸從可插拔模塊組裝和面板限制轉(zhuǎn)移到與2.5D/3D封裝兼容的晶圓級測試、封裝級集成和光纖連接技術(shù)。

結(jié)論

光子學(xué)供應(yīng)鏈的運作方式與其說是通用電子產(chǎn)品，不如說是特種半導(dǎo)體制造與精密光機組裝的結(jié)合體?！皬氖贾两K”的路徑主要由一系列低替代性步驟構(gòu)成，且這些步驟的良率曲線陡峭：上游副產(chǎn)品限制因素包括銦的回收和高純度提純；InP襯底尺寸縮小限制因素包括幾何尺寸和質(zhì)量認證；外延生長限制因素包括原子級工藝控制；晶圓廠的復(fù)雜性限制因素包括缺陷密度；封裝/測試限制因素包括對準吞吐量和可靠性。這些結(jié)構(gòu)性特征解釋了為什么光器件產(chǎn)能難以快速擴展，為什么瓶頸可能出現(xiàn)在原材料下游很遠的地方，以及為什么盈利能力對良率、自動化和可靠性認證方面的學(xué)習(xí)曲線高度敏感，而不僅僅是原材料成本。

若您對硅光SiGe技術(shù)及流片相關(guān)話題有更多探討需求，歡迎添加微信深入交流。

（來源：編譯自TheValueist）

*免責(zé)聲明：本文由作者原創(chuàng)。文章內(nèi)容系作者個人觀點，半導(dǎo)體行業(yè)觀察轉(zhuǎn)載僅為了傳達一種不同的觀點，不代表半導(dǎo)體行業(yè)觀察對該觀點贊同或支持，如果有任何異議，歡迎聯(lián)系半導(dǎo)體行業(yè)觀察。

今天是《半導(dǎo)體行業(yè)觀察》為您分享的第4329期內(nèi)容，歡迎關(guān)注。

加星標(biāo)??第一時間看推送

求推薦