機(jī)器能造出更先進(jìn)的機(jī)器，這聽(tīng)起來(lái)像是科幻情節(jié)，但隨著Cadence等企業(yè)借助生成式 AI，設(shè)計(jì)、驗(yàn)證同樣搭載 AI 技術(shù)的新一代處理器，這一概念正逐步成為現(xiàn)實(shí)。

在集成電路發(fā)展初期，芯片全靠人工設(shè)計(jì)。此后半個(gè)多世紀(jì)里，半導(dǎo)體復(fù)雜度急劇提升、制程工藝不斷微縮，如今只能依靠芯片本身來(lái)完成芯片設(shè)計(jì)。Cadence正是為此提供軟件的電子設(shè)計(jì)自動(dòng)化（EDA）廠商之一。

即便有這類(lèi)軟件輔助，芯片設(shè)計(jì)流程依舊耗時(shí)且易出錯(cuò)。而隨著生成式 AI 興起，Cadence等企業(yè)開(kāi)始探索自動(dòng)化實(shí)現(xiàn)這些流程的新方式。

最新案例便是Cadence本周二發(fā)布的ChipStack AI “超級(jí)” 智能體。該平臺(tái)可自動(dòng)完成設(shè)計(jì)編碼、運(yùn)行測(cè)試平臺(tái)、制定測(cè)試方案、統(tǒng)籌回歸測(cè)試等任務(wù)，在問(wèn)題出現(xiàn)時(shí)及時(shí)調(diào)試解決。

簡(jiǎn)單來(lái)說(shuō)，Cadence打造了一款面向芯片設(shè)計(jì)的 AI 代碼助手。盡管這聽(tīng)起來(lái)像是給芯片做 “隨性編碼”，但公司強(qiáng)調(diào)，這款智能體設(shè)有完善的防護(hù)機(jī)制，能有效限制 AI 幻覺(jué)。

Cadence CEO 阿尼魯?shù)?德夫根在官方聲明中表示：“通過(guò)能自主調(diào)用底層工具的智能體，我們幫助客戶(hù)在核心設(shè)計(jì)與驗(yàn)證環(huán)節(jié)實(shí)現(xiàn)生產(chǎn)力大幅提升，同時(shí)讓稀缺的工程人才專(zhuān)注于創(chuàng)新?！?/p>

至于擔(dān)心這會(huì)變成《終結(jié)者》里天網(wǎng)那樣的局面，大可不必。雖然 AI 可用來(lái)設(shè)計(jì)更優(yōu)秀的 AI 芯片，但想要實(shí)現(xiàn)半導(dǎo)體供應(yīng)鏈全環(huán)節(jié)自動(dòng)化，還有很長(zhǎng)的路要走。

ChipStack 實(shí)際上由多個(gè)子智能體組成，Cadence將其稱(chēng)作虛擬工程師，分別負(fù)責(zé) IP 設(shè)計(jì)、驗(yàn)證、簽核、調(diào)試以及片上系統(tǒng)（SoC）布局等工作。

據(jù)Cadence介紹，該智能體遵循一套標(biāo)準(zhǔn)流程：先讀取待設(shè)計(jì)/測(cè)試芯片的全部信息，包括規(guī)格文件、設(shè)計(jì)概要，以此構(gòu)建芯片的認(rèn)知模型；再基于該模型確定需要完成的測(cè)試，生成所需代碼，并在過(guò)程中整合工程師反饋；之后智能體可調(diào)用其他 EDA 工具，一旦出現(xiàn)故障，會(huì)自動(dòng)生成調(diào)試代碼解決問(wèn)題。

這項(xiàng)能力并不局限于Cadence自有模型。公司稱(chēng)，ChipStack 既可以本地部署，使用客戶(hù)偏好的開(kāi)源權(quán)重模型，也能搭載 OpenAI 等廠商的云端模型。例如，用戶(hù)可借助英偉達(dá) NeMo 框架，針對(duì)自身設(shè)計(jì)流程定制模型。

Cadence聲稱(chēng)，該智能體能將生產(chǎn)力最高提升10倍，這一說(shuō)法已吸引高通、Altera 、英偉達(dá)等多家頭部芯片廠商關(guān)注。

Cadence也并非唯一試水智能體技術(shù)的 EDA 廠商。在 CES 展上，英偉達(dá)就曾宣布，正與西門(mén)子 EDA 合作，將同類(lèi)智能體功能引入其自研芯片設(shè)計(jì)平臺(tái)。而在去年 12 月，英偉達(dá)已向新思科技（Synopsys）砸下 20 億美元，通過(guò)收購(gòu)普通股推動(dòng) GPU 加速覆蓋各類(lèi)仿真工作負(fù)載，EDA 正是核心應(yīng)用場(chǎng)景之一。

西門(mén)子EDA直播報(bào)名(3月5日）